[发明专利]一种感算一体的单光子成像芯片及方法

说明书

本发明涉及一种感算一体的单光子成像芯片及方法，其中，芯片主要由单光子感光计数阵列、卷积计算列处理电路、行选电路等组成。事先将卷积权重写入到列处理电路中，芯片阵列的像素实现对光子数的计数并将光子数寄存在像素内，时序控制电路将芯片阵列内的光子数据逐行传输到列处理电路中，并和预存的卷积权重进行乘加计算，从而实现了阵列光子图像和卷积核权重的卷积计算。该芯片在传统的单光子成像架构内融合卷积计算功能，具有感算一体的特性。该芯片能够快速提取微弱图像特征，大幅度压缩了输出的单光子成像数据量。

技术领域

本发明涉及电子技术领域，尤其是涉及一种感算一体的单光子成像芯片及方法。

背景技术

单光子探测器可对单个光子进行计数，具有极微弱信号场景下的成像能力。单光子探测器阵列的像素内通常包括单光子器件、淬灭电路、计数器和寄存器。单光子器件工作在盖格模式，当接收到目标发射的光子后，器件发生盖格雪崩，淬灭电路通过快速调节单光子器件两端的偏压让单光子器件退出雪崩，同时淬灭电路输出一个代表探测到光子的脉冲信号，该脉冲信号进入计数器，计数器数据加1。单光子器件退出雪崩后等待一定死时间后再次进入盖格模式，可以再次探测光子，通过单光子不断的循环探测，可以在一定时间内收集到很多光子数，并通过计数器对光子数进行累加计数。当一帧的探测时间结束后，计数器数据传输到寄存器内暂存。

单光子探测器阵列内各个像素的光子计数可以反应出不同像素所对应的目标光强，从而实现了目标的光强成像。由于单光子具有光子级别的计数能力，因此可以极远距离、极微弱的目标进行成像。

对单光子探测器阵列的数据进行卷积计算之类的分析处理，可以提取出目标的特征，为进一步决策提供重要参考，但是，单光子探测器阵列与后续处理芯片之间的数据传输是一个瓶颈。以512×512单光子探测器阵列，10bit像素计数量宽为例，如果工作帧频为1kHz，那么单光子探测器阵列与后端处理芯片之间的数据率为2.62Gb/s。为保证上述高数据率，需要为单光子阵列设计多个并行的高速输出缓冲器，这将大大增加单光子阵列的功耗。同时，后端处理芯片也要具有高带宽、高速数据的读取能力，对多路串行输入的数据具有高速的实时处理能力，这对设计后端处理芯片提出了非常大的挑战，并且不可避免的高功耗也严重限制了应用场景。

发明内容

本发明的目的就是为了提供一种感算一体的单光子成像芯片及方法。

本发明的目的可以通过以下技术方案来实现：

一种感算一体的单光子成像芯片，包括单光子感光计数阵列、卷积计算列处理电路、行选电路、卷积权重读写电路、列总线和输出总线；

所述单光子感光计数阵列由M行N列的单光子像元电路排列而成，所述列总线设有N个，所述行选电路M路脉冲输出端，单光子像元电路的输入端连接至行选电路的对应路脉冲输出端，输出端连接至对应列总线；

所述卷积计算列处理电路由N个与N列单光子像元电路一一对应的卷积计算列处理单元排列而成，所述卷积计算列处理单元包括R行S列数据寄存器阵列、R行S列权重参数寄存器阵列、第一数据选择器、第二数据选择器、乘法器、加法器和三态输出电路，所述权重参数寄存器阵列的输入端通过外部写入总线连接卷积权重读写电路，输出端连接至第一数据选择器的输入端，所述数据寄存器阵列输入端连接至列总线，输出端连接至第二数据选择器的输入端，第一数据选择器和第二数据选择器的输出端分别连接至乘法器的两个输入端，所述乘法器的的输出端连接至加法器的第一输入端，所述加法器的输出端连接至自身的第二输入端以及输出总线，其中，任一列总线连接至对应列数据寄存器的D_1,1，前一列数据寄存器的D_1,2，直至前S-1列数据寄存器的D_1,S，D_1,1为第1行第1列的数据寄存器，D_1,2为第1行第2列的数据寄存器，D_1,S为第1行第S列的数据寄存器，从第1列到第N列的R行S列权重参数寄存阵列具有相同的参数值，由卷积权重读写电路写入，所述数据寄存器阵列被配置在纵向上进行移位操作，前一行的数据移位至下一行。