[发明专利]针对多FPGA芯片电路系统实现下载调试控制的电路结构

说明书

本发明涉及一种针对多FPGA芯片电路系统实现下载调试控制的电路结构，包括USB Hub电路、USB转JTAG模块、USB Mux芯片、滑动开关、反相缓冲器芯片、电阻器和USB接口，USB接口的输出端与滑动开关和USB Mux芯片相连，USB Mux芯片的输出端与USB Hub电路相连，USB Hub电路的输出端与多个USB转JTAG模块相连，滑动开关还与电阻器和外部的VBUS电压相连，电阻器的一端与反相缓冲器芯片的输入端相连，另一端接地，反相缓冲器芯片的输出端分别与USB Mux芯片和外部待调试目标FPGA电路系统相连。采用了本发明的针对多FPGA芯片电路系统实现下载调试控制的电路结构，实现整个系统JTAG调试电路的可靠连接，并保证连接速率最大化，不需要额外设计的调试接口。

技术领域

本发明涉及可编程逻辑器件开发领域，尤其涉及多FPGA芯片系统的下载调试领域，具体是指一种针对多FPGA芯片电路系统实现下载调试控制的电路结构。

背景技术

在可编程逻辑器件开发过程中，经常要使用到JTAG接口对FPGA芯片进行配置或者对逻辑进行调试。对于含有较多数量FPGA芯片的系统或产品，传统的做法是采用串行链式JTAG或者并联式JTAG电路作为调试接口电路，如附图1与附图2所示。然而，串行链式或并联式JTAG电路有如下缺点：

1、对于串行链式JTAG电路，当FPGA芯片数量过多的时候，TDI至TDO时延加大，导致JTAG接口速率快速降低。这时，对于容量比较大的高端FPGA芯片而言，其配置时长将变得不可接受，极大的增加了调试成本。

2、对于并联式JTAG电路，当FPGA芯片数量过多的时候，一方面要考虑JTAG HOST的驱动能力，另一方面要考虑分支走线导致的信号反射引起信号完整性问题。这对电路与PCB设计有较高要求，在多板卡系统中，通常难以兼顾，严重时会引起电路故障，无法使用。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足可靠性高、速率高、耗时低的针对多FPGA芯片电路系统实现下载调试控制的电路结构。

为了实现上述目的，本发明的针对多FPGA芯片电路系统实现下载调试控制的电路结构如下：

该针对多FPGA芯片电路系统实现下载调试控制的电路结构，其主要特点是，所述的电路结构包括USB Hub电路、USB转JTAG模块、USB Mux芯片、滑动开关、反相缓冲器芯片、电阻器和USB接口，所述的USB接口的输出端与滑动开关和USB Mux芯片相连，所述的USBMux芯片的输出端与USB Hub电路相连，所述的USB Hub电路的输出端与多个USB转JTAG模块相连，所述的滑动开关还与电阻器和外部的VBUS电压相连，所述的电阻器的一端与反相缓冲器芯片的输入端相连，另一端接地，所述的反相缓冲器芯片的输出端分别与USB Mux芯片和外部待调试目标FPGA电路系统相连；

所述的电路结构通过滑动开关来选择VBUS电压或USB信号，所述的USB HUB电路用于连接不同的USB转JTAG模块，所述的USB转JTAG模块用于配合上位机软件进行FPGA芯片的下载与调试；所述的USB MUX芯片用于切换USB信号，所述的滑动开关用于切换连接电路的连接通路，所述的电阻器用于分压至合适电压值，并驱动反相缓冲器芯片产生控制信号。

较佳地，所述的电阻器包括第一电阻和第二电阻，所述的第一电阻的一端与滑动开关相连，另一端与反相缓冲器芯片的输入端相连，所述的第二电阻的一端与反相缓冲器芯片的输入端相连，另一端接地。

较佳地，所述的USB Hub电路包括多个USB下行端口，每个USB下行端口均与USB转JTAG模块相连接。

较佳地，所述的拨动滑动开关，使USB接口上的VBUS信号通过电阻器的两个分压电阻接地，所述的电路结构通过控制USB Mux芯片来联通USB接口与USB Hub电路。