[发明专利]一种量化MobileNet的硬件加速器及其设计方法

权利要求书

1.一种量化MobileNet的硬件加速器与外部存储器及控制器相连，包含顶层控制模块、存储器控制模块、逐通道卷积模块、后处理模块以及逐点卷积模块，其特征在于：逐通道卷积模块包含行缓存器子模块以及量化单元A；后处理模块包含池化子模块、跨层连接子模块与地址生成子模块；逐点卷积模块包含数据准备子模块、权重准备子模块、逐点卷积计算子模块与部分和累加子模块；逐点卷积计算子模块包括乘法阵列与可配置的加法器树，部分和累加子模块包括FIFO和量化单元B；

顶层控制模块与存储器控制模块、逐点卷积模块、逐通道卷积模块及后处理模块相连；存储器控制模块与顶层控制模块、逐点卷积模块、逐通道卷积模块及后处理模块相连；逐点卷积模块与顶层控制模块、存储器控制模块、逐通道卷积模块及后处理模块相连；逐通道卷积模块与逐点卷积模块、顶层控制模块、存储器控制模块及后处理模块相连；

逐通道卷积模块内部的连接方式为行缓存器子模块与量化单元A相连；

逐点卷积模块内部的连接方式为数据准备子模块与逐点卷积计算子模块相连；权重准备子模块与逐点卷积计算子模块相连；逐点卷积计算子模块分别与数据准备子模块、权重准备子模块和部分和累加子模块相连；部分和累加子模块与逐点卷积计算子模块相连；

其中，逐点卷积计算子模块内部的连接方式为乘法阵列与加法器树相连接；

其中，部分和累加子模块内部的连接方式为FIFO和量化单元B相连接。

2.依据权利要求1所述的硬件加速器，其特征在于：可配置的加法器树的工作过程为：按照顶层控制模块配置的输入输出通道并行数将乘法阵列的输出按照不同的通道并行度相加，从而达到输入输出通道并行度可配置。

3.依据权利要求1所述的硬件加速器，其特征在于：顶层控制模块接收外部输入的控制信号启动硬件加速器，同时决定当前硬件加速器的状态，并根据当前状态通知存储器控制模块将当前输入输出缓存与其对应的最佳实际物理缓存相连接；通知逐点卷积模块本次运算对应的输入通道并行数与输出通道并行数；通知逐通道卷积模块当前运算需要进行补零的部分；通知后处理模块启用池化子模块、跨层连接子模块或地址生成子模块。

4.依据权利要求1所述的硬件加速器，其特征在于：存储器控制模块根据顶层控制模块的指令将输入输出缓存对应至不同的实际物理缓存，送出或接收所需的数据与权重信息，并实现针对输入或输出缓存的乒乓缓存切换。

5.依据权利要求1所述的硬件加速器，其特征在于：逐点卷积模块进行逐点卷积运算并完成部分累加和处理与量化操作，同时能够处理输入输出通道并行数不一致的运算请求；逐通道卷积模块进行对应位置补零与逐通道卷积运算并完成部分累加和处理与量化操作；后处理模块进行网络除卷积外的池化操作与跨层连接操作，同时对每一个输出结果生成对应的存储地址实现重排序。