[发明专利]时序控制电路、显示模组及显示装置

权利要求书

1.一种时序控制电路，其特征在于，所述时序控制电路包括：时序控制芯片、第一暂存器和第二暂存器；

所述第一暂存器和所述第二暂存器均与所述时序控制芯片连接，且所述第一暂存器和所述第二暂存器共用所述时序控制器中的至少部分管脚；其中，所述第二暂存器与所述时序控制芯片通过柔性扁平排线连接；所述时序控制电路还包括：设置于所述时序控制芯片与所述柔性扁平排线之间的开关模块；

所述开关模块被配置为在所述第一暂存器工作时，关断所述时序控制芯片与所述柔性扁平排线之间的连接。

2.根据权利要求1所述的时序控制电路，其特征在于，所述开关模块包括：至少一个第一子开关模块；所述第一子开关模块包括：开关晶体管和第一模拟开关；

所述开关晶体管的控制极连接所述时序控制芯片，第一极连接电源信号端，第二极连接所述第一模拟开关的使能信号端；

所述第一模拟开关的使能信号端连接所述开关晶体管的第二极，电源信号端连接电源，接地端连接地线，常开信号端连接所述时序控制芯片，公共信号端所述柔性扁平排线；所述使能信号端输入低电平信号时，所述常开信号端与所述公共信号端关断；所述使能信号端输入高电平信号时，所述常开信号端与所述公共信号端导通。

3.根据权利要求2所述的时序控制电路，其特征在于，所述第一子开关模块还包括：第一电阻和第二电阻；

所述第一电阻的一端连接所述开关晶体管的控制极，另一端连接所述开关晶体管的第一极；

所述第二电阻的一端连接所述第一模拟开关的使能信号端，另一端连接地线。

4.根据权利要求2所述的时序控制电路，其特征在于，所述时序控制芯片的第一片选信号端连接所述第一暂存器的片选信号端，第二片选信号端连接所述第二暂存器的片选信号端和所述开关晶体管的控制极，时钟信号端连接所述第一暂存器的时钟信号端和所述第一模拟开关的常开信号端，所述第二暂存器的时钟信号端连接所述第一模拟开关的公共信号端。

5.根据权利要求4所述的时序控制电路，其特征在于，所述时序控制芯片的数据输出信号端连接所述第一暂存器的数据输入信号端和所述第一模拟开关的常开信号端，所述第二暂存器的数据输入信号端连接所述第一模拟开关的公共信号端；

所述时序控制芯片的数据输入信号端连接所述第一暂存器的数据输出信号端和所述第一模拟开关的常开信号端，所述第二暂存器的数据输出信号端连接所述第一模拟开关的公共信号端。

6.根据权利要求1所述的时序控制电路，其特征在于，所述开关模块包括：至少一个第二子开关模块；所述第二子开关模块包括：第二模拟开关；

所述第二模拟开关的使能信号端连接所述时序控制芯片，电源信号端连接电源，接地端连接地线，常开信号端连接所述时序控制芯片，公共信号端连接所述柔性扁平排线；所述使能信号端输入低电平信号时，所述常开信号端与所述公共信号端导通；所述使能信号端输入高电平信号时，所述常开信号端与所述公共信号端关断。

7.根据权利要求6所述的时序控制电路，其特征在于，所述时序控制芯片的第一片选信号端连接所述第一暂存器的片选信号端，第二片选信号端连接所述第二暂存器的片选信号端和所述第二模拟开关的使能信号端，时钟信号端连接所述第一暂存器的时钟信号端和所述第二模拟开关的常开信号端，所述第二暂存器的时钟信号端连接所述第二模拟开关的公共信号端。

8.根据权利要求7所述的时序控制电路，其特征在于，所述时序控制芯片的数据输出信号端连接所述第一暂存器的数据输入信号端和所述第二模拟开关的常开信号端，所述第二暂存器的数据输入信号端连接所述第二模拟开关的公共信号端；

所述时序控制芯片的数据输入信号端连接所述第一暂存器的数据输出信号端和所述第二模拟开关的常开信号端，所述第二暂存器的数据输出信号端连接所述第二模拟开关的公共信号端。