[发明专利]栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动电路，包括：

第一类型级电路，其包括第一进位输出电路和第一栅极输出电路，所述第一进位输出电路接收第一时钟信号和第一低电平电压，并将第一进位信号输出至第一进位输出节点，所述第一栅极输出电路接收所述第一时钟信号和所述第一低电平电压，并将第一栅极信号输出至第一栅极输出节点；

第二类型级电路，其包括第二进位输出电路和第二栅极输出电路，所述第二进位输出电路接收进位时钟信号和第二低电平电压，并将第二进位信号输出至第二进位输出节点，所述第二栅极输出电路接收第二时钟信号和所述第一低电平电压，并将第二栅极信号输出至第二栅极输出节点；以及

偏置晶体管，其用于在接通时向屏蔽金属供应偏置电压，所述屏蔽金属被定位成与所述第一类型级电路中包括的多个晶体管之中的特定晶体管的半导体层交叠。

2.根据权利要求1所述的栅极驱动电路，其中，所述第一进位输出电路包括所述第一时钟信号被输入至的第一进位上拉晶体管以及所述第一低电平电压被输入至的第一进位下拉晶体管，并且所述第一进位输出电路将所述第一进位信号输出至以下所述第一进位输出节点，所述第一进位上拉晶体管和所述第一进位下拉晶体管被连接至所述第一进位输出节点，

其中，所述第一栅极输出电路包括所述第一时钟信号被输入至的第一栅极上拉晶体管以及所述第一低电平电压被输入至的第一栅极下拉晶体管，并且所述第一栅极输出电路将所述第一栅极信号输出至以下所述第一栅极输出节点，所述第一栅极上拉晶体管和所述第一栅极下拉晶体管被连接至所述第一栅极输出节点，

其中，所述第二进位输出电路包括所述进位时钟信号被输入至的第二进位上拉晶体管以及所述第二低电平电压被输入至的第二进位下拉晶体管，并且所述第二进位输出电路将所述第二进位信号输出至以下所述第二进位输出节点，所述第二进位上拉晶体管和所述第二进位下拉晶体管被连接至所述第二进位输出节点，以及

其中，所述第二栅极输出电路包括所述第二时钟信号被输入至的第二栅极上拉晶体管以及所述第一低电平电压被输入至的第二栅极下拉晶体管，并且所述第二栅极输出电路将所述第二栅极信号输出至以下所述第二栅极输出节点，所述第二栅极上拉晶体管和所述第二栅极下拉晶体管被连接至所述第二栅极输出节点。

3.根据权利要求2所述的栅极驱动电路，其中，所述偏置晶体管在接通时向屏蔽金属供应所述偏置电压，所述屏蔽金属被定位成与作为包括在所述第一类型级电路中的所述特定晶体管的所述第一栅极上拉晶体管的半导体层交叠。

4.根据权利要求2所述的栅极驱动电路，其中，所述偏置晶体管在接通时向屏蔽金属供应所述偏置电压，所述屏蔽金属被定位成与作为包括在所述第一类型级电路中的所述特定晶体管的所述第一进位上拉晶体管的半导体层交叠。

5.根据权利要求2所述的栅极驱动电路，其中，所述第一类型级电路还包括用于对所述第一栅极上拉晶体管的栅极节点进行充电的第一Q节点充电晶体管、用于对所述第一栅极上拉晶体管的栅极节点进行放电的第一Q节点放电晶体管、用于对所述第一栅极下拉晶体管的栅极节点进行充电的第一QB节点充电晶体管、以及用于对所述第一栅极下拉晶体管的栅极节点进行放电的第一QB节点放电晶体管，以及

其中，所述第二类型级电路还包括用于对所述第二栅极上拉晶体管的栅极节点进行充电的第二Q节点充电晶体管、用于对所述第二栅极上拉晶体管的栅极节点进行放电的第二Q节点放电晶体管、用于对所述第二栅极下拉晶体管的栅极节点进行充电的第二QB节点充电晶体管、以及用于对所述第二栅极下拉晶体管的栅极节点进行放电的第二QB节点放电晶体管。

6.根据权利要求5所述的栅极驱动电路，其中，所述偏置晶体管在接通时向屏蔽金属供应所述偏置电压，所述屏蔽金属被定位成与作为包括在所述第一类型级电路中的所述特定晶体管的所述第一QB节点放电晶体管的半导体层交叠。

7.根据权利要求5所述的栅极驱动电路，其中，所述偏置晶体管的栅极节点电连接至所述第二类型级电路中的所述第二Q节点充电晶体管的栅极节点。