[发明专利]数据存储分配方法、存储器存储装置及控制电路单元

说明书

本发明提供一种数据存储分配方法、存储器存储装置及存储器控制电路单元。此方法包括：检测多个存储器单元的多个数据写入速度；依据各存储器单元的晶粒数量决定各存储器单元的初始写入量；依据多个数据写入速度以及各存储器单元的初始写入量计算至少一补偿数据量；以及依据各存储器单元的初始写入量以及至少一补偿数据量将对应写入指令的写入数据写入至多个存储器单元。

技术领域

本发明涉及一种存储器数据存储技术，尤其涉及一种数据存储分配方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

随着技术发展，可复写式非易失性存储器模块从单阶存储单元(Single LevelCell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)逐渐发展为包括可存储更多比特的存储单元的快闪存储器模块。例如，多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)等。四阶存储单元NAND型快闪存储器模块的单晶粒的容量可达到1.33TB。然而，市面上快闪存储器的存储器容量基本采用2的幂次方计算，如256GB、512GB、1TB等。对于QLC NAND型快闪存储器模块来说，势必会挂载奇数个存储器晶粒来符合基本存储器容量。受限于此类快闪存储器模块的特性，存储器存储装置的数据写入效率将会降低。

发明内容

本发明提供一种数据存储分配方法、存储器存储装置及存储器控制电路单元，可提高存储器存储装置的数据写入效率。

本发明的数据存储分配方法，用于存储器存储装置。所述存储器存储装置具有存储器控制电路单元以及可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个存储器单元。所述数据存储分配方法包括：自主机系统接收写入指令；检测所述多个存储器单元的多个数据写入速度，其中各所述多个存储器单元具有晶粒数量的存储器晶粒，且经由多个数据输入输出总线的其中一个耦接至所述存储器控制电路单元；依据各所述多个存储器单元的所述晶粒数量决定各所述多个存储器单元的初始写入量；依据所述多个数据写入速度以及各所述多个存储器单元的所述初始写入量计算至少一补偿数据量；以及依据各所述多个存储器单元的所述初始写入量以及所述至少一补偿数据量将对应所述写入指令的写入数据写入至所述多个存储器单元。

在本发明的一实施例中，上述依据各所述多个存储器单元的所述晶粒数量决定各所述多个存储器单元的所述初始写入量的步骤包括：依据各所述多个存储器单元的所述晶粒数量决定所述多个存储器单元之间的写入比例；以及依据所述写入比例以及写入单位计算各所述多个存储器单元的所述初始写入量。

在本发明的一实施例中，上述各所述多个存储器单元的所述初始写入量与对应至各所述多个存储器单元的所述补偿数据量的总和除以各所述多个存储器单元的所述数据写入速度所获得的数值皆相同。

在本发明的一实施例中，上述依据各所述多个存储器单元的所述初始写入量以及所述至少一补偿数据量将对应所述写入指令的写入数据写入至所述多个存储器单元的步骤包括：将所述写入数据中对应所述多个存储器单元中的第一存储器单元的第一初始写入量以及第一补偿数据量的总和的第一数据，经由与所述第一存储器单元耦接的第一数据输入输出总线传输至所述第一存储器单元。