[发明专利]一种I2C总线的检测装置和方法

权利要求书

1.一种I2C总线的检测装置，其特征在于，所述装置包括：

总线状态检测模块；

计数器；

寄存器组；

数据转换模块；

地址对比模块；

其中所述总线状态检测模块连接所述计数器，所述计数器连接所述数据转换模块，所述数据转换模块连接所述寄存器组，且所述地址对比模块连接所述寄存器组。

2.根据权利要求1所述的一种I2C总线的检测装置，其特征在于，所述数据转换模块包括输入数据串并转换模块和输出数据并串转换模块，所述寄存器组包括第一输出端和第二输出端，其中所述第一输出端连接所述输入数据串并转换模块，所述第二输出端连接所述输出数据并串转换模块。

3.根据权利要求2所述的一种I2C总线的检测装置，其特征在于，所述地址对比模块包括从机地址对比模块和片内地址选择模块，其中所述输入数据串并转换模块连接所述从机地址对比模块，所述从机地址对比模块连接所述片内地址选择模块，所述片内地址选择模块连接所述寄存器组，所述寄存器组包括9个寄存器，其中所述9个寄存器配置为8bit的寄存器。

4.根据权利要求1所述的一种I2C总线的检测装置，其特征在于，所述装置包括数据输入接口、时钟输入接口和数据输出接口，且所述计数器为具有8位的存储器，其中所述数据输入接口分别设置于所述总线状态检测模块、输入数据串并转换模块和地址对比模块。

5.根据权利要求1所述的一种I2C总线的检测装置，其特征在于，所述装置包括数据输出线使能接口和复位接口，其中所述数据输出线使能接口设置于所述输出数据并串转换模块，所述复位接口设置于总线状态检测模块。

6.根据权利要求2所述的一种I2C总线的检测装置，其特征在于，所述计数器包括时钟信号输出接口，所述时钟信号输出接口分别连接输入数据串并转换模块、输出数据并串转换模块和地址对比模块，所述总线状态检测模块包括时钟信号使能接口，所述时钟信号使能接口连接所述计数器。

7.根据权利要求1所述的一种I2C总线的检测装置，其特征在于，所述总线状态检测模块包括一个信号开始接口和一个信号停止接口，其中所述信号开始接口和信号停止接口分别连接所述计数器。

8.一种I2C总线的检测方法，其特征在于，包括：

总线状态检测模块对输入数据信号下降沿采样输入时钟信号的D触发器，生成第一检测信号；

在时钟信号上升沿对所述第一检测信号采样生成第二检测信号，将所述第一检测信号和第二检测信号的取反信号相与生成初始检测信号；

时钟输出信号根据时钟SCL时钟周期进行计数输出；

复位信号和复位错误信号在拉高时对计数进行异步清零；

或当计数使能信号为高时，且参考信号为高并地址对比失败时对计数进行同步清零。

9.根据权利要求8所述的一种I2C总线的检测方法，其特征在于，输入串并转换模块包括位移寄存器，当计数使能信号为高时，通过数据输入接口在所述输入串并转换模块中保存串行数据，且在计数数值为8时，将存储的8位串行数据和自身从机地址加1位对比，对比成功则回复响应信号，对比失败则回复非响应信号，主机根据所述响应信号和非响应信号分别执行通讯和非通讯指令。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序可被处理器执行所述权利要求8-9中任意一项所述的一种I2C总线的检测方法。