[发明专利]一种低开销的抗单粒子翻转加固触发器电路结构

权利要求书

1.一种低开销的抗单粒子翻转加固触发器电路结构，其特征在于包括：反相器电路(101)、(106)、(107)、(108)、晶体管堆叠传输门(102)、(104)、晶体管堆叠的主锁存器电路(103)和从锁存器电路(105)；

输入信号D输入到反相器电路(101)，反相器电路(101)、晶体管堆叠传输门(102)、主锁存器电路(103)、晶体管堆叠传输门(104)、从锁存器电路(105)和反相器电路(106)依次串联连接，反相器电路(106)的输出即作为触发器电路的输出信号Q；反相器电路(107)和(108)串联连接，反相器电路(107)的输入接时钟信号CLK，其输出为CLK的反相信号CLKN，并作为反相器电路(108)的输入；反相器电路(108)的输出是CLKN的反相信号CLKNN；

主锁存器电路(103)和从锁存器电路(105)作为触发器电路的主体，内部设计晶体管堆叠结构实现加固，同时对异步置复位信号进行选择加固，实现低开销。

2.根据权利要求1所述的一种低开销的抗单粒子翻转加固触发器电路结构，其特征在于：所述反相器电路包括一个PMOS(201)和一个NMOS(202)串联而成，PMOS(201)的源极接VDD，漏极与NMOS(202)的漏极相连作为输出OUTPUT，PMOS(201)的栅极与NMOS(202)的栅极相连作为输入INPUT，NMOS(202)的源极接GND。

3.根据权利要求1所述的一种低开销的抗单粒子翻转加固触发器电路结构，其特征在于：晶体管堆叠传输门(102)和(104)结构相同，均包括两个同尺寸的PMOS(301a)、(301b)和两个同尺寸的NMOS(302a)、(302b)；

PMOS(301a)的漏极与NMOS(302a)的漏极相连作为晶体管堆叠传输门的输入INPUT；PMOS(301a)的栅极与PMOS(301b)的栅极相连为时钟控制信号输入端CKN_INPUT；PMOS(301a)的源极与PMOS(301b)的漏极相连；PMOS(301b)的源极与NMOS(302a)的源极相连作为晶体管堆叠传输门的输出OUTPUT；NMOS(302a)的源极与NMOS(302b)的漏极相连；NMOS(302a)的栅极与NMOS(302b)的栅极相连作为时钟控制信号输入端CK_INPUT；其中，CKN_INPUT与CK_INPUT输入的是一对相反信号。

4.根据权利要求3所述的一种低开销的抗单粒子翻转加固触发器电路结构，其特征在于：对于晶体管堆叠传输门(102)，其时钟控制信号输入端CKN_INPUT输入信号CLKNN，时钟控制信号输入端CK_INPUT输入信号CLKN；

对于晶体管堆叠传输门(104)，其时钟控制信号输入端CKN_INPUT输入信号CLKN，时钟控制信号输入端CK_INPUT输入信号CLKNN。

5.根据权利要求4所述的一种低开销的抗单粒子翻转加固触发器电路结构，其特征在于：时钟信号CLK为低时，晶体管堆叠传输门(102)导通，并将反相器电路(101)的输出传至主锁存器电路(103)；此时晶体管堆叠传输门(104)截止，主锁存器电路(103)和从锁存器电路(105)之间不互通；

当时钟信号CLK为高时，晶体管堆叠传输门(104)导通，并将主锁存器电路(103)的输出传至从锁存器电路(105)；此时晶体管堆叠传输门(102)截止，反相器电路(101)和主锁存器电路(103)之间不互通。