[发明专利]触发电压可调的ESD保护结构及其制作方法

说明书

本发明提供一种触发电压可调的ESD保护器件及其制作方法，所述ESD保护结构包括：具有第一导电类型的深阱和功能器件层，所述功能器件层位于所述深阱内，并且所述功能器件层包括：第二导电类型的体区；第一导电类型的源极和漏极；栅结构，设置于所述体区的表面上；开口部，所述开口部限定于所述栅结构与所述漏极之间，所述开口部下方还设置有轻掺杂漏区；当静电正电流的涌入使所述源极与沟道区以下的所述体区之间达到开启阈值电压时，引发所述寄生NPN双极晶体管导通。本发明还提供一种触发电压可调的ESD保护器件的制作方法，通过所述方法制作的所述功能器件层位于深阱内，可以与实际CMOS三阱工艺相兼容。

技术领域

本发明涉及静电保护领域，特别是涉及一种双向ESD保护结构及其制作方法。

背景技术

随着微电子器件在几何尺寸上的按比例缩小、尤其是金属氧化物场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)特征尺寸进入深亚微米及纳米尺度，器件更加易于受到静电放电冲击而导致的失效，由此造成电路可靠性下降的问题日益突显。另一方面，集成电路内部运算速度和功能集成度的不断提高，使得越来越多模块集成在硅基板上，而导致芯片面临更多的ESD挑战和风险。

通常，ESD保护器件分为非滞回型器件和滞回型器件。诸如栅极接地NMOS、栅控MOS、可控硅整流器之类的滞回型器件，其内部存在反馈环路，当滞回型器件内部到达触发电压后，器件内部的寄生元件被激励开始工作，器件电流增大，随后器件上压降降低，形成低阻通路，从而泄放电流。相比于非滞回型器件，滞回型器件具有更强的保护能力和灵活性，并且具有保持电压较低所导致的更低的功耗表现，但需要根据特定工艺进行设计。

目前，由于小尺寸器件的栅介质和隔离更薄，器件承受静电的能力变弱，ESD器件设计的窗口变窄。因此，提供一种用于小尺寸器件的ESD保护结构，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种触发电压可调的ESD保护结构及其制作方法，用于解决现有技术中高压ESD保护器件的耐高压、触发电压普遍较高、难以调节等问题。

为实现上述目的及其他相关目的，本发明提供一种触发电压可调的ESD保护结构，所述ESD保护结构包括：衬底、具有第一导电类型的深阱和功能器件层，所述深阱设置于衬底上，所述功能器件层位于所述深阱内，并且所述功能器件层包括：体区，所述体区具有与所述第一导电类型相反的第二导电类型；具有第一导电类型的源极和漏极，间隔形成于所述体区内，所述漏极配置为静电引入端；栅结构，设置于所述体区的表面上，所述栅结构包括栅电极与设置于所述栅电极与所述体区界面之间的栅介质层；开口部，设置于所述体区中，所述开口部限定于所述栅结构与所述漏极之间，所述体区与所述漏极之间还设置有位于所述开口部下方的轻掺杂漏区；其中，所述第一导电类型为N型，所述源极、沟道区以下的所述体区和所述漏极构成寄生NPN双极晶体管的发射区、基区和集电区；当静电正电流的涌入使所述源极与沟道区以下的所述体区之间达到开启阈值电压时，引发所述寄生NPN双极晶体管导通；通过调节所述沟道区的长度，改变所述基区的宽度，从而实现触发电压的调制。

可选地，所述轻掺杂漏区是N型，并且具有5×10¹⁸cm^-2至1×10¹⁹cm^-2的掺杂浓度。

可选地，所述源极连接至公共接地端，当所述栅电极引入负信号时，通过增大所述栅电极的电压来增加所述体区与所述轻掺杂漏区之间能带间隧穿。

可选地，所述体区通过体接触连接至公共接地端，以形成泄流通道。

可选地，所述功能器件层还包括一功能引出结构，所述功能引出结构穿过N型深阱而与所述体区的底部电连接，通过所述功能引出结构引入一背偏电压来调节所述体区的电势。