[发明专利]一种PCB板上UPI兼容PCIE的方法、系统和装置在审
| 申请号： | 202111417341.5 | 申请日： | 2021-11-25 |
| 公开（公告）号： | CN114282487A | 公开（公告）日： | 2022-04-05 |
| 发明（设计）人： | 杨天琪 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F30/394 | 分类号： | G06F30/394;G06F115/12 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 张志欣 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 pcb upi 兼容 pcie 方法 系统 装置 | ||
1.一种PCB板上UPI兼容PCIE的方法，其特征在于，包括以下步骤：
重新定义UPI部分引脚的属性，使UPI部分引脚对应的差分信号兼容PCIE信号；所述部分引脚的数量等于PCIE引脚的数量；
调整所述UPI部分引脚对应差分信号的走线间距和表层走线长度。
2.根据权利要求1所述的一种PCB板上UPI兼容PCIE的方法，其特征在于，所述方法还包括：定制连接所述PCB板的线缆；
所述线缆的第一信号输入端集成电容；所述第一信号输入端为PCIE连接器端；
所述线缆的第二信号输入端连接时钟信号；所述第二信号输入端为时钟连接器；
所述线缆的信号输出端连接待连接装置。
3.根据权利要求1所述的一种PCB板上UPI兼容PCIE的方法，其特征在于，所述线缆为分叉式线缆。
4.根据权利要求1所述的一种PCB板上UPI兼容PCIE的方法，其特征在于，所述重新定义UPI部分引脚的属性，使UPI部分引脚对应的差分信号兼容PCIE信号具体为：
重新定义UPI中0-15引脚；使UPI中全部0-23对差分线中的0-15对差分信号兼容PCIE。
5.根据权利要求1所述的一种PCB板上UPI兼容PCIE的方法，其特征在于，所述UPI部分引脚对应差分信号的走线间距设置为5h mil。
6.根据权利要求1所述的一种PCB板上UPI兼容PCIE的方法，其特征在于，所述UPI部分引脚对应差分信号的表层走线长度设置为不大于300mil。
7.一种PCB板上UPI兼容PCIE的系统，其特征在于，包括定义模块和调整模块；
所述定义模块用于重新定义UPI部分引脚的属性，使UPI部分引脚对应的差分信号兼容PCIE信号；所述部分引脚的数量等于PCIE引脚的数量；
所述调整模块用于调整所述UPI部分引脚对应差分信号的走线间距和表层走线长度。
8.根据权利要求7所述的一种PCB板上UPI兼容PCIE的系统，其特征在于，所述系统还包括定制模块；
所述定制模块用于定制连接所述PCB板的线缆；
所述线缆的第一信号输入端集成电容；所述第一信号输入端为PCIE连接器端；
所述线缆的第二信号输入端连接时钟信号；所述第二信号输入端为时钟连接器；
所述线缆的信号输出端连接待连接装置。
9.根据权利要求7所述的一种PCB板上UPI兼容PCIE的系统，其特征在于，所以定义模块执行的过程为：
重新定义UPI中0-15引脚；使UPI中全部0-23对差分线中的0-15对差分信号兼容PCIE。
10.一种PCB板上UPI兼容PCIE的装置，其特征在于，包括一种PCB板和一种定制线缆；所述定制线缆用于连接所述PCB板；
所述PCB板上UPI部分引脚对应的差分信号兼容PCIE信号；且UPI部分引脚对应差分信号的走线间距为5h mil；所述UPI部分引脚对应差分信号的表层走线长度不大于300mil；
所述定制线缆包括第一信号输入端、第二信号输入端和信号输出端；第一信号输入端集成电容；所述第一信号输入端为PCIE连接器端；所述第二信号输入端连接时钟信号；所述第二信号输入端为时钟连接器；所述信号输出端连接待连接装置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111417341.5/1.html，转载请声明来源钻瓜专利网。
