[发明专利]金属栅制程下伪栅极的去除方法在审
申请号: | 202111417812.2 | 申请日: | 2021-11-26 |
公开(公告)号: | CN114121676A | 公开(公告)日: | 2022-03-01 |
发明(设计)人: | 夏禹 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 顾浩 |
地址: | 201315 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 栅制程下伪 栅极 去除 方法 | ||
1.一种金属栅制程下伪栅极的去除方法,
在硅衬底上形成有伪栅极,伪栅极上依次设有氮化硅硬掩模层、氧化物硬掩模层,在两侧从内到外依次设有第一侧墙、第二侧墙、第三侧墙;
其特征在于,包含:
S1:去除第三侧墙;
S2:沉积接触孔阻挡层;
S3:沉积第一氧化物内层电介质层、氮化硅内层电介质层、第二氧化物内层电介质层,形成氧化物-氮化物-氧化物三层内层电介质层;
S4:采用机械化学抛光工艺,将三层内层电介质层的顶部磨平;
S5:刻蚀,上表面平整地至氮化硅硬掩模层的顶部;
S6:去除氮化硅硬掩模层,去除伪栅极。
2.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,在硅衬底上设有NMOS区、PMOS区、浅沟道隔离。
3.根据权利要求2所述的金属栅制程下伪栅极的去除方法,其特征在于,
在PMOS区处进行锗硅进程;
在NMOS区处氧化物硬掩模层比在PMOS区处氧化物硬掩模层厚。
4.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
第一侧墙为氮碳硅;第二侧墙为氧化物;第三侧墙为氮化硅。
5.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
在步骤S2中的接触孔阻挡层为氮化硅。
6.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
在步骤S3中的沉积第一氧化物内层电介质层高于最高的氧化物硬掩模层,将所有的氧化物硬掩模层都覆盖在第一氧化物内层电介质层内。
7.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
在步骤S4中的采用氮化硅/氧化物高研磨选择比进行研磨。
8.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
在步骤S5中的采用干法刻蚀将三层内层电介质层、接触孔阻挡层、第二侧墙、第一侧墙、氧化物硬掩模层。
9.根据权利要求1所述的金属栅制程下伪栅极的去除方法,其特征在于,
在步骤S6后,在去除了伪栅极的孔中形成高介电常数绝缘层,再形成金属栅极。
10.根据权利要求1至9其中任一项所述的金属栅制程下伪栅极的去除方法,其特征在于,适用于技术节点为28纳米以下的制程。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111417812.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造