[发明专利]存储装置、侦测方法以及装置、存储介质

说明书

一种存储装置、侦测方法及装置、存储介质。该存储装置包括存储阵列、侦测切换电路以及检测电路，存储阵列包括G对输出端口，每对输出端口包括第一输出端口和第二输出端口，以及排列为多行多列的多个存储单元，每行存储单元划分为G组，G组存储单元与G对输出端口一一对应，检测电路包括G个子检测电路。侦测切换电路被配置为将第n对输出端口的第一输出端口与第n个子检测电路的第一输入端口或第n+1个子检测电路的第一输入端口电连接，以及将第n对位线中的第二位线与第n个子检测电路的第二输入端口或第n+1个子检测电路的第二输入端口电连接。该存储装置能够准确确定存在风险的存储单元，并对存在风险的存储单元进行修复。

技术领域

本公开的实施例涉及一种存储装置、侦测方法以及装置、存储介质。

背景技术

静态随机存取存储器(Static Random-Access Memory，SRAM)是随机存取存储器的一种。“静态”是指这种存储器只要保持通电，存储的数据就可以恒常保持。通常静态随机存储器用来存储关键数据，减少延时，提高芯片的性能。例如，静态随机存储器可以作为CPU(central processing unit，中央处理器)或GPU(graphics processing unit，图形处理器)中的高速缓存(Cache)、数据通路上的数据缓存(Data Buffer)以及先进先出队列(First Input First Output，简称FIFO)等。静态随机存储器具有延时小，速度快的特点，而且不需要刷新，因此有利于提升芯片的性能和减少访问数据的功耗。

发明内容

本公开至少一实施例提供一种存储装置，包括存储阵列、侦测切换电路以及检测电路，其中，所述存储阵列包括G对输出端口，其中，每对输出端口包括第一输出端口和第二输出端口；以及排列为多行多列的多个存储单元，其中，每行存储单元划分为G组，所述G组存储单元与所述G对输出端口一一对应；

每行存储单元具有相同的字线，每列存储单元具有相同的一对位线，所述一对位线包括第一位线和第二位线；每个存储单元包括第一读出端口和第二读出端口，并且，所述每个存储单元的第一读出端口和第二读出端口，通过对应的一对位线的第一位线和第二位线，与对应的一对输出端口的第一输出端口和第二输出端口分别耦接；以及

所述检测电路包括G个子检测电路，其中，所述G个子检测电路与所述G对输出端口一一对应，每个子检测电路包括第一输入端口和第二输入端口，且被配置为检测所述第一输入端口和所述第二输入端口之间的电压差；

其中，第n对输出端口的第一输出端口通过所述侦测切换电路，连接到第n个子检测电路的第一输入端口以及连接到第n+1个子检测电路的第一输入端口，且所述侦测切换电路被配置为将所述第n对输出端口的第一输出端口与所述第n个子检测电路的第一输入端口或所述第n+1个子检测电路的第一输入端口电连接，

所述第n对输出端口的第二输出端口通过所述侦测切换电路，连接到所述第n个子检测电路的第二输入端口以及连接到所述第n+1个子检测电路的第二输入端口，且所述侦测切换电路还被配置为将第n对位线中的第二位线与所述第n个子检测电路的第二输入端口或所述第n+1个子检测电路的第二输入端口电连接，G和n为正整数，且n小于G。

例如，在本公开一些实施例提供的存储装置中，所述侦测切换电路包括G对侦测切换子电路，且与所述G对输出端口一一对应，每对侦测切换子电路包括第一侦测切换子电路和第二侦测切换子电路；

所述第n对输出端口的第一输出端口通过第n对侦测切换子电路中的第一侦测切换子电路，连接到所述第n个子检测电路的第一输入端口以及连接到所述第n+1个子检测电路的第一输入端口，且所述第一侦测切换子电路被配置为将所述第n对输出端口的第一输出端口与所述第n个子检测电路的第一输入端口或所述第n+1个子检测电路的第一输入端口电连接，