[发明专利]MOSFET及其制造方法在审
| 申请号： | 202111438404.5 | 申请日： | 2021-11-30 |
| 公开（公告）号： | CN114141867A | 公开（公告）日： | 2022-03-04 |
| 发明（设计）人： | 刘秀勇;陈正嵘;王光华 | 申请（专利权）人： | 华虹半导体（无锡）有限公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/49;H01L29/78;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | mosfet 及其 制造 方法 | ||
1.一种MOSFET，其特征在于，包括：
衬底，所述衬底上形成有外延层，所述外延层中形成有U型沟槽；
第一屏蔽栅，所述第一屏蔽栅覆盖所述U型沟槽的底壁和下半部分的侧壁；
第一栅氧化层，所述第一栅氧化层位于所述U型沟槽中且覆盖所述第一屏蔽栅；
控制栅，所述控制栅覆盖所述U型沟槽的上半部分的侧壁；
第二屏蔽栅，所述第二屏蔽栅位于所述U型沟槽中且覆盖所述第一栅氧化层；
第二栅氧化层，所述第二栅氧化层位于所述U型沟槽中的所述控制栅和所述第二屏蔽栅之间；
基极区，所述基极区位于所述外延层中且位于所述U型沟槽的两侧；以及，
两个源区，所述源区分别位于各侧的所述基极区中，其中，所述源区与所述第一屏蔽栅电性互连。
2.根据权利要求1所述的MOSFET，其特征在于，所述MOSFET还包括：场氧化层，所述场氧化层覆盖所述U型沟槽的底壁和所有侧壁以及所述外延层表面，以将所述U型沟槽中的所述第一屏蔽栅和所述控制栅与外部的所述外延层隔离开来。
3.根据权利要求2所述的MOSFET，其特征在于，所述场氧化层的厚度为200nm～300nm。
4.根据权利要求2所述的MOSFET，其特征在于，所述MOSFET还包括：层间绝缘层，所述层间绝缘层覆盖所述场氧化层、所述控制栅和所述第二屏蔽栅，其中，所述层间绝缘层中形成有多个第一接触孔。
5.根据权利要求4所述的MOSFET，其特征在于，通过在所述第一接触孔中填充金属，所述控制栅和所述源区分别电引出至所述层间绝缘层上，所述控制栅和所述源区之间相互绝缘。
6.根据权利要求4所述的MOSFET，其特征在于，所述第一栅氧化层中形成有第二接触孔，通过在所述第一接触孔和所述第二接触孔中填充金属，所述第一屏蔽栅电引出至所述层间绝缘层上并且与所述源区电性互连。
7.根据权利要求1所述的MOSFET，其特征在于，所述第一栅氧化层的厚度为300nm～330nm。
8.根据权利要求1所述的MOSFET，其特征在于，所述第二栅氧化层的厚度为
9.根据权利要求1所述的MOSFET，其特征在于，所述第一屏蔽栅、所述控制栅和所述第二屏蔽栅的材质均是多晶硅。
10.一种MOSFET的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有外延层，所述外延层中形成有U型沟槽；
形成第一屏蔽栅，所述第一屏蔽栅覆盖所述U型沟槽的底壁和下半部分的侧壁；
形成第一栅氧化层，所述第一栅氧化层位于所述U型沟槽中且覆盖所述第一屏蔽栅；
形成控制栅，所述控制栅覆盖所述U型沟槽的上半部分的侧壁；
形成第二栅氧化层，所述第二栅氧化层位于所述U型沟槽中且覆盖所述控制栅的侧面；
形成第二屏蔽栅，所述第二屏蔽栅位于所述U型沟槽中且覆盖所述第一栅氧化层；
形成基极区，所述基极区位于所述外延层中且位于所述U型沟槽侧；以及，
形成两个源区，所述源区分别位于各侧的所述基极区中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司，未经华虹半导体（无锡）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111438404.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
