[发明专利]一种栅极驱动电路及驱动方法、阵列基板、显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：M个移位寄存器和N条时钟信号线；

所述移位寄存器包括：输入模块、输出模块、下拉控制模块、下拉模块和辅助下拉模块；

所述输入模块分别电连接信号输入端和上拉节点，且被配置为响应于所述信号输入端的输入信号，并将所述输入信号写入所述上拉节点；

所述输出模块分别电连接时钟信号端、信号输出端和所述上拉节点，且被配置为响应于所述上拉节点的电位，并将所述时钟信号端输入的时钟信号通过所述信号输出端输出；

所述下拉控制模块分别电连接电源电压信号端、下拉节点和所述下拉模块，被配置为响应于所述电源电压信号端所输入的电源电压，以控制所述下拉节点的电位；

所述下拉模块分别电连接第一电平信号端、所述上拉节点和所述下拉节点，且被配置为响应于所述上拉节点的电位，通过所述第一电平信号端输入的第一电平信号下拉所述下拉节点的电位；

所述辅助下拉模块分别电连接所述下拉节点、所述第一电平信号端和辅助下拉控制端，且被配置为响应于所述辅助下拉控制端所输入的辅助下拉控制信号，通过所述第一电平信号端输入的所述第一电平信号下拉所述下拉节点的电位；

所述栅极驱动电路中，每相邻N个所述移位寄存器组成一组寄存器单元；各组所述寄存器单元中，N个所述移位寄存器的所述时钟信号端电连接N条所述时钟信号线；

多组所述寄存器单元中，所有与同一所述时钟信号线电连接的多个所述移位寄存器级联；具有级联关系的多个所述移位寄存器中，第K级所述移位寄存器的所述辅助下拉控制端与第K-n级所述移位寄存器的所述上拉节点电连接；其中，M、N和K均为正整数，且N≥1，2≤K＜M，1≤n＜K。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述移位寄存器中，所述辅助下拉模块包括第一晶体管，所述第一晶体管的控制极与所述辅助下拉控制端电连接、第一极与所述第一电平信号端电连接、第二极与所述下拉节点电连接。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述移位寄存器还包括上拉复位模块，所述上拉复位模块电连接所述上拉节点、上拉复位信号端和所述第一电平信号端，且被配置为响应于所述上拉复位信号端输入的上拉复位信号，并通过所述第一电平信号端输入的所述第一电平信号对所述上拉节点的电位进行复位。

4.根据权利要求3所述的栅极驱动电路，其特征在于，具有级联关系的多个所述移位寄存器中，第K级所述移位寄存器的所述上拉复位信号端与第K+1级所述移位寄存器的所述信号输出端电连接。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述移位寄存器中，所述输出模块包括第二晶体管，所述第二晶体管的控制极电连接所述上拉节点、第一极电连接所述信号输出端、第二极电连接所述时钟信号端。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述栅极驱动电路应用于阵列基板，所述阵列基板还包括多条栅线；

所述栅极驱动电路中，M个所述移位寄存器包括多个第一移位寄存器和多个虚拟移位寄存器；多个所述第一移位寄存器和多个所述虚拟移位寄存器沿预设方向依次设置；

所述栅线的至少一端与所述第一移位寄存器的所述信号输出端电连接，所述虚拟移位寄存器的信号输出端未与所述栅线电连接。

7.根据权利要求6所述的栅极驱动电路，其特征在于，具有级联关系的L级所述移位寄存器中，包括La个所述第一移位寄存器和Lb个所述虚拟移位寄存器，L、La和Lb均为正整数，La和Lb之和为L，2≤L＜M；

第La级所述第一移位寄存器的所述上拉复位信号端与第La+1级所述虚拟移位寄存器的所述信号输出端电连接。

8.根据权利要求5所述的栅极驱动电路，其特征在于，所述移位寄存器还包括级联模块，所述级联模块电连接输出复位端、第二电平信号端和所述信号输出端，且被配置为响应于所述输出复位端输入的输出复位信号，通过所述第二电平信号端输入的第二电平信号下拉所述信号输出端的电位。