[发明专利]芯片制造BEOL互连层界面可靠性测试简化结构和工艺在审
| 申请号： | 202111440778.0 | 申请日： | 2021-11-30 |
| 公开（公告）号： | CN114200228A | 公开（公告）日： | 2022-03-18 |
| 发明（设计）人： | 刘胜;孙亚萌;王诗兆;东芳;薛良豪;李瑞;吴改 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00;H01L23/544 |
| 代理公司： | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人： | 齐晨涵 |
| 地址： | 430072 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片 制造 beol 互连 界面 可靠性 测试 简化 结构 工艺 | ||
1.一种芯片制造BEOL互连层界面可靠性测试简化工艺，其特征在于：包括如下步骤：
步骤S1：根据工艺需求进行可靠性测试结构设计；
步骤S2：将铜凸点和BEOL金属互连层结构的进行服役温度加载；
步骤S3：将服役温度可靠性测试中温度载荷转化为纳米探针对铜凸点的剪切力加载；
步骤S4：在铜凸点和BEOL金属互连层结构界面预制长度为a的裂纹；
步骤S5：对所建模型进行一系列剪切力实验和仿真加载，同时实时监测裂纹扩展及裂纹长度变化；
步骤S6：校准裂纹长度与挠度之间的关系，计算加载速度和裂纹扩展速率，最后计算能量释放率，确定界面强度。
2.根据权利要求1所述的芯片制造BEOL互连层界面可靠性测试简化工艺，其特征在于：所述步骤S1中的可靠性测试结构设计为常规的后道工艺过程的可靠性性测试结构的设计。
3.根据权利要求2所述的芯片制造BEOL互连层界面可靠性测试简化工艺，其特征在于：所述步骤S3剪切力的大小为1N。
4.根据权利要求3所述的芯片制造BEOL互连层界面可靠性测试简化工艺，其特征在于：所述步骤S3纳米探针初始放置在铜凸点左/右侧，且纳米探针尖离界面距离超过铜凸点高度的一半。
5.根据权利要求4所述的芯片制造BEOL互连层界面可靠性测试简化工艺，其特征在于：所述步骤S4裂纹分布于任意铜凸点左右两侧，且其长度不超过铜凸点厚度的1/4。
6.一种芯片制造BEOL互连层界面可靠性测试简化结构，其特征在于：采用如权利要求1至5中任一种所述工艺制备得到；该简化结构包括基板、铜凸点、BEOL金属互连层、芯片和预制裂纹；所述预制裂纹位于铜凸点和BEOL金属互连层界面之间。
7.根据权利要求6所述的芯片制造BEOL互连层界面可靠性测试简化结构，其特征在于：所述基板为PCB，铜基板或FR4中任一种。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111440778.0/1.html，转载请声明来源钻瓜专利网。
