[发明专利]一种硬件设计验证方法、装置及电子设备和存储介质

说明书

本申请公开了一种硬件设计验证方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。本申请提供的硬件设计验证方法，对传统的验证平台进行改进，增加寄存器规范和测试序列规范，实现自动生成寄存器模型和测试序列，自动实现寄存器的约束和寄存器模型的随机化设置，提高了硬件设计验证效率。

技术领域

本申请涉及计算机技术领域，更具体地说，涉及一种硬件设计验证方法、装置及一种电子设备和一种计算机可读存储介质。

背景技术

通用验证方法(Universal Verification Methodology，UVM)被广泛用于验证硬件设计，硬件行为通常通过寄存器控制，在UVM中通常使用寄存器模型(Register Model)对被测设计(Design Under Test，DUT)中的寄存器建模，测试序列(sequence)产生寄存器读、写等操作的激励。若实现DUT的某一功能，往往需要配置多个寄存器，且需要特定的配置顺序。因此，通过手动定义测试UVM序列的方式完成DUT全部功能的测试非常麻烦，而且很难维护。

因此，如何提高硬件设计验证效率是本领域技术人员需要解决的技术问题。

发明内容

本申请的目的在于提供一种硬件设计验证方法、装置及一种电子设备和一种计算机可读存储介质，提高了硬件设计验证效率。

为实现上述目的，本申请提供了一种硬件设计验证方法，包括：

确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

其中，所述寄存器规范包括寄存器名称、寄存器位宽、寄存器合法字段值、字段存取方式、复位值、是否支持随机化中任一项或任几项的组合。

其中，基于状态机表示所述测试序列规范，所述状态机中的每个状态表示所述目标硬件设计中的功能块，所述状态中包含相关寄存器变成序列。

其中，通过有向无环图实现所述状态机。

其中，所述利用所述测试序列控制所述寄存器模型，包括：

在测试层建立所述测试序列与所述寄存器模型的链接，以利用所述测试序列控制所述寄存器模型中寄存器的读写操作和顺序。

其中，所述基于所述测试序列规范生成所述目标硬件设计的测试序列之后，还包括：

确定所述目标硬件设计的验证环境对应的验证等级；

基于所述验证等级选择对应层次的测试序列。

其中，所述利用所述测试序列控制所述寄存器模型之前，还包括：

在配置数据库中配置所述目标硬件设计对应的配置对象，以配置所述寄存器模型中不同寄存器之间的约束。

为实现上述目的，本申请提供了一种硬件设计验证装置，包括：

获取模块，用于确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

生成模块，用于基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

控制模块，用于利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。