[发明专利]存储器件及其数据输出方法

权利要求书

1.一种存储器件，包括：

存储单元阵列；

数据选择器，所述数据选择器被配置为从所述存储单元阵列接收数据，并将所接收的数据输出为第一子数据和第二子数据；

CRC生成器，所述CRC生成器被配置为生成与所述第一子数据对应的第一CRC值，并生成与所述第二子数据对应的第二CRC值，所述CRC即循环冗余校验；

CRC选择器，所述CRC选择器被配置为确定所述第一CRC值和所述第二CRC值的顺序，并根据所确定的顺序输出所述第一CRC值和所述第二CRC值；以及

发送器，所述发送器被配置为根据所确定的顺序接收所述第一CRC值和所述第二CRC值，并通过多电平信令方法发送所排序的所述第一CRC值和所述第二CRC值。

2.根据权利要求1所述的存储器件，其中：

所述第一子数据为与多个突发长度对应的MSB数据，所述MSB即最高有效位，并且

所述第二子数据为与所述多个突发长度对应的LSB数据，所述LSB即最低有效位。

3.根据权利要求1所述的存储器件，其中：

所述第一子数据包括与多个突发长度中的前半突发长度对应的MSB数据和LSB数据，所述MSB即最高有效位，所述LSB即最低有效位，并且

所述第二子数据包括与所述多个突发长度中的后半突发长度对应的MSB数据和LSB数据。

4.根据权利要求1所述的存储器件，其中，所述CRC生成器包括：

第一CRC计算器，所述第一CRC计算器被配置为接收所述第一子数据和反相的第一子数据中的一者，并计算所述第一CRC值；以及

第二CRC计算器，所述第二CRC计算器被配置为接收所述第二子数据和反相的第二子数据中的一者，并计算所述第二CRC值。

5.根据权利要求4所述的存储器件，其中，所述CRC生成器还包括：

第一DBI确定器，所述第一DBI确定器被配置为基于所述第一子数据确定是否进行了数据总线反相，并生成第一DBI数据，所述DBI即数据总线反转；

第一反相器，所述第一反相器被配置为根据所述第一DBI数据将所述第一子数据反相；

第二DBI确定器，所述第二DBI确定器被配置为基于所述第二子数据确定是否进行了所述数据总线反相，并生成第二DBI数据；以及

第二反相器，所述第二反相器被配置为根据所述第二DBI数据将所述第二子数据反相。

6.根据权利要求1所述的存储器件，其中，所述CRC选择器包括CRC排序电路，所述CRC排序电路确定所述第一CRC值和所述第二CRC值的所述顺序。

7.根据权利要求1所述的存储器件，其中，所述发送器包括：

MSB驱动器，所述MSB驱动器被配置为接收所述第一CRC值，并将对应的MSB发送到EDC引脚，所述MSB即最高有效位，所述EDC即错误检测校验；以及

LSB驱动器，所述LSB驱动器被配置为接收所述第二CRC值，并将对应的LSB发送到所述EDC引脚，所述LSB即最低有效位。

8.根据权利要求7所述的存储器件，其中，所述MSB驱动器包括：

多个上拉晶体管，所述多个上拉晶体管连接在电源端与所述EDC引脚之间；以及

多个下拉晶体管，所述多个下拉晶体管连接在所述EDC引脚与接地端之间。

9.根据权利要求8所述的存储器件，其中，所述LSB驱动器包括：

上拉晶体管，所述上拉晶体管连接在所述电源端与所述EDC引脚之间；以及

下拉晶体管，所述下拉晶体管连接在所述EDC引脚与所述接地端之间。

10.根据权利要求1所述的存储器件，所述存储器件还包括：存储器寄存器，所述存储器寄存器被配置为存储用于设置所述数据选择器、所述CRC生成器和所述CRC选择器的CRC编码模式的模式信息。