[发明专利]延时模型确定方法、布局布线方法、装置、设备及介质

说明书

本申请公开了一种延时模型确定方法、布局布线方法、装置、设备及介质。该方法通过确定拟合方向；在FPGA芯片对应的未遍历的多个实际用例中选择测试数据；在拟合方向对应的未遍历的模型中选择拟合模型；基于测试数据以及拟合模型获得初始模型；确定初始模型的拟合值；若拟合值小于预设阈值，则将初始模型作为FPGA芯片的延时模型。以此，采用延时模型进行延时估算，可以节省空间，减少内存消耗，且根据实际用例所确定的延时模型，延时估算结果连续、渐变，更符合实际布局布线需要。

技术领域

本申请涉及集成电路技术领域，更具体地，涉及一种延时模型确定方法、布局布线方法、装置、设备及介质。

背景技术

随着集成电路的高速发展，FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片所涉及的技术也取得了飞速发展和突破。FPGA芯片具有可编程性，可有效简化数字电路设计流程，成为电路设计的主流软件。

但随着技术发展，FGPA芯片的规模越来越大、电路设计越来越复杂，使用FPGA进行开发用时越来越长。为保证开发效率，对配套软件的算法性能要求也就越来越高。其中，布局算法和布线算法是FPGA软件算法中非常重要的部分，要提升软件算性能，就必须提升布局布线效率，而准确合理的延时估算将决定布局布线效率。

通常，采用基于查表法的延时估算方法，即预先生成和存储延时表格，通过查表法获取延时估算值，然而延时表格需要占用一定内存，而随着FPGA芯片规模的扩大，需要的内存越大，且根据延时表格所获得的数据是离散的、有突变的，无法契合实际布局布线结果。

发明内容

鉴于上述问题，本发明提出了一种延时模型确定方法、布局布线方法、装置、设备及介质，以改善上述问题。

第一方面，本申请实施例提供了一种FPGA芯片的延时模型确定方法，该方法包括：确定拟合方向；在FPGA芯片对应的未遍历的多个实际用例中选择测试数据；在拟合方向对应的未遍历的模型中选择拟合模型；基于测试数据以及拟合模型获得初始模型；确定初始模型的拟合值；若拟合值小于预设阈值，则将初始模型作为FPGA芯片的延时模型。

第二方面，本申请实施例还提供了一种FPGA芯片的布局布线方法，该方法包括：确定待设单元在FPGA芯片的待设位置；确定待设位置与周围节点之间的节点距离值；根据FPGA芯片的延时模型和节点距离确定待设位置的延时值。其中，延时模型采用上述第一方面所述的FPGA芯片的延时模型确定方法进行确定。选择延时值小于预设延时阈值的预设位置作为待设单元的设置位置。

第三方面，本申请实施例还提供了一种FPGA芯片的布局布线装置，该装置包括：待设位置确定模块、节点距离值确定模块、延时值确定模块以及设置位置确定模块。具体地，待设位置确定模块用于确定待设单元在FPGA芯片的待设位置；节点距离值确定模块用于确定所述待设位置与周围节点之间的节点距离值；延时值确定模块用于根据FPGA芯片的延时模型和节点距离确定待设位置的延时值；其中，延时模型采用上述第一方面所述的FPGA芯片的延时模型确定方法进行确定；设置位置确定模块用于选择延时值小于预设延时阈值的预设位置作为待设单元的设置位置。

第四方面，本申请实施例还提供了一种电子设备，包括：一个或多个处理器；存储器；一个或多个应用程序。其中，一个或多个应用程序被存储在存储器中并被配置为由一个或多个处理器执行，一个或多个应用程序配置用于执行如上述第一方面所述的FPGA芯片的延时模型确定方法和/或上述第二方面所述的FPGA芯片的布局布线方法。

第五方面，本申请实施例还提供了一种计算机可读取存储介质，该计算机可读取存储介质中存储有程序代码，该程序代码可被处理器调用执行如上述第一方面所述的FPGA芯片的延时模型确定方法和/或上述第二方面所述的 FPGA芯片的布局布线方法。