[发明专利]一种基于可变便签式存储器多核嵌入式系统的数据分配方法

说明书

本发明涉及一种基于可变便签式存储器多核嵌入式系统的数据分配方法，属于计算机领域。该方法为：S1：将嵌入式应用程序划分为多个程序区域，同时生成程序区域之间的数据流程图，并将数据流程图中具有相同深度的程序区域组合成并行区域集；S2：在每个并行区域集执行之前，动态调整多核嵌入式系统中可变便笺式存储的单层单元与多层单元数目，探寻SLC/MLC的最佳比例；S3：基于上述给定的最佳比例，考虑该并行区域集中程序区域数据变量的访存信息，设计出相应的数据分配优化方法，为每个程序区域变量分配最佳的存储介质，使得多核嵌入式系统中数据访存开销最低。本发明可实现在软件编译层，具有较低的时间和能量开销以及良好的扩展性。

技术领域

本发明属于计算机领域，涉及一种基于可变便签式存储器多核嵌入式系统的数据分配方法。

背景技术

嵌入式多核系统对于满足诸如边缘计算，智能城市和智能制造等高性能应用不断增长的性能要求至关重要。传统的便笺式存储器(SPM)是一种基于静态随机存取存储器(SRAM)的软件控制片上存储器，利用其延迟小、功耗小和体积小各方面的突出优点，逐步取代嵌入式系统中硬件控制的高速缓存(Cache)成为主流的嵌入式片上存储器。但是，传统的基于SRAM的SPM功耗低且容量有限，这可能会加速有限资源的消耗并降低嵌入式多核系统的性能。因此，为降低存储开销且提高嵌入式系统的性能，需借助新一代的非易失性存储器(NVM)来替代SPM中的SRAM。

NVM具有内存的处理速度快、外存的容量大、存储持久化、静态功耗低、断电后数据不丢失等显著优势，受到研究人员的强烈关注，已迈向产品化阶段。其中包括自旋转移力矩存储器(STT-RAM)和利用电性差异来存储数据的相变存储器(PCM)等典型NVM的存储模式，可以在单层存储单元模式(SLC)和多层存储单元模式(MLC)之间动态切换。MLC模式下的NVM单元在有限的资源嵌入式系统中实现高密度存储器芯片存储多个比特数据，但相较于SLC模式下的NVM单元，它的延迟更高，访问能量开销更大。因此，需结合NVM中两种存储模式的优势，构建了一种基于“可变NVM”的便笺式存储器应用于多核嵌入式系统中，以优化多核嵌入式系统的性能和开销。

目前已经有许多研究利用NVM中SLC高访问性能与MLC高存储密度进行优势互补，以实现存储容量和访问延迟相互平衡，用来应对“存储器”问题。但是，这些工作均是在系统内存的层面提出用于取代传统动态随机存取存储器，无法有效的应用于便笺式存储器。也有工作提出在单核系统中运用可变SPM，但单核系统的性能远不及多核嵌入式系统。因此，本发明基于可变SPM提出多核嵌入式系统下的数据分配优化方案，以充分利用NVM不同存储模式状态下的优势提高多核嵌入式系统性能并降低其开销。

发明内容

有鉴于此，本发明的目的在于提供一种基于可变便签式存储器多核嵌入式系统的数据分配方法。根据程序中不同的工作负载动态地改变SPM中SLC/MLC单元数目比例，找到其最佳比例，并为程序区域中的所有数据生成最佳数据分配，以提高多核嵌入式系统性能并降低其时间开销、能量开销。

为达到上述目的，本发明提供如下技术方案：

一种基于可变便签式存储器多核嵌入式系统的数据分配方法，该方法包括以下步骤：

S1：将嵌入式应用程序划分为多个程序区域，同时生成程序区域之间的数据流程图，并将数据流程图中具有相同深度的程序区域组合成并行区域集；

S2：在每个并行区域集执行之前，动态调整多核嵌入式系统中可变便笺式存储SPM的单层单元SLC与多层单元MLC数目，为其探寻SLC/MLC的最佳比例；

S3：基于给定的最佳比例，综合考虑该并行区域集中程序区域数据变量的访存信息，设计出相应的数据分配优化方法，为每个程序区域变量分配最佳的存储介质，使得多核嵌入式系统中数据访存开销最低。

可选的，所述S2中，针对每个并行区域集，搜寻可变便笺式存储器中SLC/MLC大小的最佳比例具体包括以下步骤：