[发明专利]一种基于FPGA的时频参数测量装置

权利要求书

1.一种基于FPGA的时频参数测量装置，其特征在于，包括：

边沿计数模块，用于获取目标信号的边沿数，获得计数值，所述目标信号的电压在FPGA平台接入电压的预设范围之内；

数据处理模块，与所述边沿计数模块连接，用于利用预先烧录至所述FPGA平台的第一预设程序将所述计数值转换为测量值，所述测量值用于表示所述目标信号的时频特征。

2.根据权利要求1所述的测量装置，其特征在于，所述边沿计数模块包括：

控制单元，用于生成计数信号；

边沿计数单元，与所述控制单元连接，用于根据所述控制单元的所述计数信号执行计数操作，获得所述计数值。

3.根据权利要求1所述的测量装置，其特征在于，所述数据处理模块包括：

周期测量单元，用于测量所述目标信号的周期；

频率测量单元，用于测量所述目标信号的频率；

脉宽测量单元，用于测量所述目标信号的脉冲宽度；

时间间隔测量单元，用于测量不同的输入信号之间的时间间隔。

4.根据权利要求3所述的测量装置，其特征在于，所述周期测量单元包括：

第一可变脉宽生成子单元，用于生成第一周期的第一脉冲；

第一获取子单元，用于获取第一计数值，所述第一计数值为所述目标信号在所述第一周期内的所述边沿数；

周期测量子单元，用于利用预先烧录至所述FPGA平台的第二预设程序来根据所述第一周期和所述第一计数值确定所述目标信号的所述周期。

5.根据权利要求3所述的测量装置，其特征在于，所述频率测量单元包括：

第二可变脉宽生成子单元，用于生成第二周期的第二脉冲；

第二获取子单元，用于用于获取第二计数值，所述第二计数值为所述目标信号在所述第二周期内的所述边沿数；

频率测量子单元，用于利用预先烧录至所述FPGA平台的第三预设程序来根据所述第二周期和所述第二计数值确定所述目标信号的所述频率。

6.根据权利要求3所述的测量装置，其特征在于，所述脉宽测量单元包括：

第一计时子单元，用于测量第一时间值；

第一启动子单元，与所述第一计时子单元连接，用于在所述目标信号出现上升沿时启动所述第一计时子单元的运行；

第一停止子单元，分别与所述第一启动子单元与所述第一计时子单元连接，用于在所述第一启动子单元启动后，所述目标信号首次出现下降沿时停止所述第一计时子单元的运行；

第一确定子单元，与所述第一计时子单元连接，用于通过所述第一计时子单元的所述第一时间值确定所述目标信号的所述脉宽。

7.根据权利要求3所述的测量装置，其特征在于，所述时间间隔测量单元包括：

第二计时子单元，用于测量第二时间值；

第二启动子单元，与所述第二计时子单元连接，用于在第一信号出现上升沿时启动所述第二计时子单元的运行；

第二停止子单元，分别与所述第二启动子单元与所述第二计数子单元连接，用于在所述第二启动子单元启动后，第二信号首次出现上升沿时停止所述第二计数子单元的运行，所述第二信号为所述第一信号之后的信号；

第二确定子单元，与所述第二计时子单元连接，用于通过所述第二计时子单元的所述第二时间值确定所述第一信号和所述第二信号的所述时间间隔。

8.根据权利要求1所述的测量装置，其特征在于，所述测量装置还包括：

信号调理模块，用于将第一输入信号转换为所述目标信号，所述第一输入信号的电压在所述FPGA平台接入电压的所述预设范围之外。

9.根据权利要求1所述的测量装置，其特征在于，所述测量装置还包括：

信号滤波模块，用于利用预先烧录至所述FPGA平台的第四预设程序从第二输入信号中滤除干扰信号，以获得所述目标信号。

10.根据权利要求1所述的测量装置，其特征在于，所述测量装置还包括：

获取模块，用于获取所述目标信号的频率范围；

分频模块，与所述获取模块连接，用于将处于第一频率范围内的所述目标信号分为多个第二频率范围内的信号，其中，所述第一频率范围内的最低频率大于所述第二频率范围内的最高频率。