[发明专利]一种双向硅控整流器

说明书

本发明提出一种双向硅控整流器，包括衬底外延晶体、硅控整流器区域及触发区域，硅控整流器区域及触发区域位于衬底外延晶体上，硅控整流器一端通过金属连接至输入端IO1，另一端通过金属连接至输出端IO2，形成IO1‑IO2和IO2‑IO1两个方向的ESD和EOS保护。该双向硅控整流器通过在传统双向硅控整流器结构上增加浮空的互补型掺杂区，转移雪崩击穿点，并将浮空触发区设计为最小尺寸，从而同时实现低触发电压和低寄生电容。

技术领域

本发明涉及半导体器件，尤其涉及一种双向硅控整流器。

背景技术

近年来，集成电路制造技术发展迅速，带来电子产品快速的更新换代，为了保证电子产品的质量和可靠性，其芯片和对外接口的电路必须具备一定等级的抗ESD(Electro-Static discharge，静电放电)能力，因此需要越来越多的防护器件。可控硅作为一种单位面积鲁棒性强，寄生电容小的保护器件被广泛应用到各类产品中。传统的SCR(SiliconControlled Rectifier，硅控整流器)结构如图1所示，为两个背靠背三极管串联，在阳极和阴极之间形成一个P+/NW/PW/N+通路，当阳极到阴极的脉冲电流逐渐增大时，NW/PW形成的二极管会首先发生雪崩击穿，随后体内的电流逐渐增大，当流经电阻R1和R2上的电压达到0.7V时，PNP三极管P+/NW/PW和NPN三极管NW/PW/N+会先后启动，从而在体内形成正反馈通路，快速泄放ESD电流。常规SCR结构中，触发电压(Vtr)为NW/PW的雪崩击穿电压，其值较大，容易损伤栅氧，造成后级电路过早失效，不适合应用于低压电路保护。

另一方面，越来越多的电子产品拥有USB3.0及HDMI1.4以上的数据接口，其传输速率达到Ghz以上，保护器件需提供更低的电容才能保证传输信号的完整性，因此电容成为保护器件的关键参数之一。如图1所示的传统结构中，器件的寄生电容主要由NW/PW、NW/P衬底两个结面形成，通常采用较浓的NW工艺实现低触发电压，势必带来较大的寄生电容。因此，如何同时实现低触发电压和低寄生电容成了一个亟待解决的问题。

发明内容

本发明的目的是提供一种双向硅控整流器，以实现低触发电压和低寄生电容。

本发明为解决其技术问题所采用的技术方案是：

一种双向硅控整流器，包括：

衬底外延晶体；

硅控整流器区域，该硅控整流器区域位于衬底外延晶体上；

触发区域，该触发区域位于衬底外延晶体上；

其中：

硅控整流器一端通过金属连接至输入端IO1，另一端通过金属连接至输出端IO2，形成IO1-IO2和IO2-IO1两个方向的ESD(Electro-Static discharge，)和EOS(ElectricalOver Stress，过电压破坏)保护。

在本发明的一个实施例中，衬底外延晶体包括N型导电衬底及P型导电外延；硅控整流器区域包含第一N型阱区、第二N型阱区及第一P型阱区，第一P型阱区位于第一N型阱区和第二N型阱区之间；第一N型阱区中包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输入端口IO1；第二N型阱区包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输出端口IO2；触发区域包含两个N型掺杂区和一个P型掺杂区，N型掺杂区位于P型掺杂区两侧，并且一个N型掺杂区与第一N型阱区相接，另一个N型掺杂区与第二N型阱区相接，P型掺杂区位于第一P型阱区上，并与N型掺杂区相接，且N型掺杂区和P型掺杂区均为浮空区域。

进一步，在该实施例中，双向硅控整流器还包括：

隔离结构，该隔离结构为填充SIO₂或者多晶的深隔离槽(Deep TrenchIsolation，DTI)，或为结深较深的N型掺杂阱。