[发明专利]单层多晶嵌入式非挥发存储单元、存储阵列及其工作方法

权利要求书

1.一种存储单元，其特征在于，包括：

第一控制管、第一隧穿管和第一反相器，第一控制管的阱区接出第一控制端，所述第一隧穿管的阱区接出第一隧穿端，所述第一反相器包括类型相反的第一子晶体管和第二子晶体管，所述第一子晶体管的栅极、所述第二子晶体管的栅极、所述第一隧穿管的栅极和所述第一控制管的栅极连接构成第一浮栅节点；

第二控制管、第二隧穿管和第二反相器，第二控制管的阱区接出第二控制端，所述第二隧穿管的阱区接出第二隧穿端，所述第二反相器包括类型相反的第三子晶体管和第四子晶体管，所述第三子晶体管的栅极、所述第四子晶体管的栅极、所述第二隧穿管的栅极和所述第二控制管的栅极连接构成第二浮栅节点；

双稳态单元，所述双稳态单元包括：第一附加反相器和第二附加反相器，所述第一附加反相器的输出端连接所述第二附加反相器的输入端以及所述第三子晶体管和第四子晶体管的漏极，所述第二附加反相器的输出端连接所述第一附加反相器的输入端以及所述第一子晶体管和第二子晶体管的漏极；

读出结构，所述读出结构与所述第一附加反相器的输出端和所述第二附加反相器的输出端连接；

所述存储单元应用于BCD工艺中。

2.根据权利要求1所述的存储单元，其特征在于，所述第一子晶体管的源极连接电源电位；所述第二子晶体管的栅极与阱区之间的压差适于在第一浮栅节点写入数据“1”时小于所述第二子晶体管的隧穿电压；

所述第三子晶体管的源极连接电源电位；所述第四子晶体管的栅极与阱区之间的压差适于在第二浮栅节点写入数据“1”时小于所述第四子晶体管的隧穿电压。

3.根据权利要求1所述的存储单元，其特征在于，所述第一附加反相器包括类型相反的第一附加晶体管和第二附加晶体管，所述第一附加晶体管的栅极和所述第二附加晶体管的栅极连接作为所述第一附加反相器的输入端，所述第一附加晶体管的漏极和所述第二附加晶体管的漏极连接作为所述第一附加反相器的输出端；

所述第二附加反相器包括类型相反的第三附加晶体管和第四附加晶体管，所述第三附加晶体管的栅极和所述第四附加晶体管的栅极连接作为所述第二附加反相器的输入端，所述第三附加晶体管的漏极和所述第四附加晶体管的漏极连接作为所述第二附加反相器的输出端；

所述第一附加晶体管的源极、所述第三附加晶体管的源极、所述第一子晶体管的源极以及所述第三子晶体管的源极连接且连接电源电位；所述第二附加晶体管的源极和所述第四附加晶体管的源极接地。

4.根据权利要求1所述的存储单元，其特征在于，所述第一控制管的电容值与所述第一隧穿管的电容值的耦合比大于或者等于60%；所述第二控制管的电容值与所述第二隧穿管的电容值的耦合比大于或者等于60%。

5.根据权利要求1或4所述的存储单元，其特征在于，所述第一控制管中栅极底部的沟道区的面积为所述第一隧穿管中栅极底部的沟道区的面积的10倍至30倍；所述第二控制管中栅极底部的沟道区的面积为所述第二隧穿管中栅极底部的沟道区的面积的10倍至30倍。

6.根据权利要求1所述的存储单元，其特征在于，所述第一隧穿管的栅介质层的厚度为2nm~30nm；所述第二隧穿管的栅介质层的厚度为2nm~30nm。

7.根据权利要求1所述的存储单元，其特征在于，所述第一隧穿管的阱区、第二隧穿管的阱区、第一控制管的阱区、第二控制管的阱区、第二子晶体管和第四子晶体管的阱区分立设置，且所述第一隧穿管的阱区、第二隧穿管的阱区、第一控制管的阱区、第二控制管的阱区、第二子晶体管和第四子晶体管的阱区均与第一子晶体管的阱区、第三子晶体管的阱区、双稳态单元的阱区和读出结构的阱区分立设置。