[发明专利]一种价签基站电路和基站

权利要求书

1.一种价签基站电路，其特征在于，所述电路包括：系统电源VDD_5V、二极管VD0、二极管VD1、MCU电源VCC_MCU、USB Vbus电源、PMOS管VT1、NMOS管Q2以及NMOS管Q3；

其中，所述系统电源VDD_5V连接至所述二极管VD0正极，所述二极管VD0负极连接至所述MCU电源VCC_MCU；

所述PMOS管VT1源极连接至所述USB Vbus电源，所述PMOS管VT1漏极通过所述二极管VD1连接至所述MCU电源VCC_MCU，所述PMOS管VT1控制极连接至所述NMOS管Q2源极以及通过R1与C1并联连接至所述USB Vbus电源；

所述NMOS管Q2漏极连接至地信号，所述NMOS管Q2控制极经过RC电流R2、C2后连接至所述USB Vbus电源；

在所述MCU电源VCC_MCU接有下拉电阻R4，用于快速泄放残留电荷；

所述NMOS管Q3源极连接至MCU芯片的UBoot信号脚，所述NMOS管Q3漏极连接至地信号，所述NMOS管Q3控制极经过RC并联后连接至所述USB Vbus电源。

2.根据权利要求1所述的价签基站电路，其特征在于，当所述系统电源VDD_5V未供电时，在智能终端插入USB线缆后，USB线缆上的所述USB Vbus电源呈现5V电压，所述USB Vbus电源的5V电压经过C3电容使得所述NMOS管Q3的控制极电压快速升压至5V，当所述NMOS管Q3的控制极电压在上升过程中开始导通，当开启电压达到开启阈值时完全导通，所述UBoot信号脚为低电平信号。

3.根据权利要求2所述的价签基站电路，其特征在于，当所述UBoot信号脚为低电平信号，所述USB Vbus电源的5V电压经过RC滤波电路R2C2后，使得所述NMOS管Q2的控制极电压缓慢升压至5V，所述NMOS管Q2的控制极电压在上升过程中开始导通，当开启电压达到开启阈值时完全导通，所述NMOS管Q2源极为低电平。

4.根据权利要求3所述的价签基站电路，其特征在于，当所述NMOS管Q2源极为低电平时，所述PMOS管Q2控制极为低电平，所述PMOS管Q2呈现导通状态，所述USB Vbus电源的5V电压经过所述PMOS管VT1后到达所述MCU电源VCC_MCU，以给所述MCU芯片上电。

5.根据权利要求4所述的价签基站电路，其特征在于，在所述MCU芯片上电过程中，检测所述UBoot信号脚为低电平，所述MCU芯片进入下载模式，当所述MCU芯片进入下载模式后，所述系统电源VDD_5V并联为VCC_IN供电并保持下载模式。

6.根据权利要求5所述的价签基站电路，其特征在于，当所述系统电源VDD_5V已经供电时，所述智能终端插入所述USB线缆后，所述USB线缆上的所述USB Vbus呈现5V电压。

7.根据权利要求6所述的价签基站电路，其特征在于，所述USB VBus5V电压经过C3电容使得NMOS管Q3的控制极电压快速升压至5V，当NMOS管Q3的控制极电压在上升过程中开始导通，当开启电压达到开启阈值时完全导通，所述UBoot信号脚为低电平信号。

8.根据权利要求7所述的价签基站电路，其特征在于，当所述UBoot信号脚为低电平信号时，所述USB VBus 5V电压经过RC滤波电路R2C2后，使得所述NMOS管Q2的控制极电压缓慢升压至5V，所述NMOS管Q2的控制极电压在上升过程中开始导通，当开启电压达到开启阈值时完全导通，所述NMOS管Q2源极为低电平。

9.根据权利要求8所述的价签基站电路，其特征在于，当所述NMOS管Q2源极为低电平时，所述PMOS管Q2控制极为低电平，所述PMOS管Q2呈现导通状态，所述USB Vbus电源的5V电压经过所述PMOS管VT1后到达所述MCU电源VCC_MCU，以给所述MCU芯片供电；其中，所述MCU芯片保持正常工作状态，并在上电开机过程中对所述UBoot信号脚的电平状态进行检测。

10.一种基站，其特征在于，所述基站包括如权利要求1至9中任一项所述的价签基站电路。