[发明专利]基于高速口的多处理器程序升级方法及装置

权利要求书

1.一种基于高速口的多处理器程序升级方法，其特征在于，包括步骤：在多处理器架构上，第一处理器通过高速接口单元接收升级程序；然后通过控制切换FLASH数据端口来控制切换第二处理器的程序升级过程。

2.根据权利要求1所述的基于高速口的多处理器程序升级方法，其特征在于，所述第一处理器通过高速接口单元接收升级程序包括子步骤：对接收的每一帧升级程序数据进行校验和判断，根据校验和判断结果控制切换对第一处理器或是第二处理器进行程序升级；

当对第一处理器进行程序升级时，将接收的第一处理器的升级程序直接写入第一处理器的第一FLASH模块中，实现第一处理器的程序升级；当对第二处理器进行程序升级时，通过控制开关器件将第二处理器的FLASH数据接口切换至第一处理器的端口进行控制，将接收的第二处理器的升级程序写入第二处理器的第二FLASH模块中，实现第二处理器的程序升级。

3.一种执行权利要求1～2任一所述基于高速口的多处理器程序升级方法的装置，其特征在于，包括多处理器架构、高速接口单元、第一FLASH模块、第二FLASH模块和开关器件，所述多处理器架构包括第一处理器、第二处理器；第一处理器与高速接口单元连接，第一FLASH模块、第二FLASH模块分别与第一处理器连接，第一处理器与第二处理器连接；程序升级时，第一处理器通过高速接口单元接收升级程序，通过控制开关器件将第二处理器的FLASH数据接口切换至第一处理器的端口进行控制，将接收的第二处理器的升级程序写入第二处理器的第二FLASH模块中；而接收的第一处理器的升级程序，则直接写入第一处理器的第一FLASH模块中，实现第一处理器的程序升级。

4.根据权利要求3所述的装置，其特征在于，还包括DDR模块、EEPROM模块，所述DDR模块，用于缓存第一处理器接收的升级程序，所述EEPROM模块，用于存储当前程序版本。

5.根据权利要求3所述的装置，其特征在于，所述第一处理器为ZYNQ FPGA模块，所述第二处理器为V7 FPGA模块，所述第一FLASH模块为A片FLASH模块，所述第二FLASH模块为B片FLASH模块；A片FLASH模块连接ZYNQ FPGA模块的PS端，且存储有主份和备份程序；B片FLASH连接ZYNQ FPGA模块的PL端，且存储有V7 FPGA的配置程序。

6.根据权利要求5所述的装置，其特征在于，包括上位机，上位机进行分包组帧将数据下发到ZYNQ FPGA模块的高速接口单元。

7.根据权利要求5所述的装置，其特征在于，包括高速接口板，所述高速接口板与ZYNQFPGA模块的高速接口单元连接。