[发明专利]一种用于控制半导体器件的方法

说明书

本申请实施例公开了一种用于控制半导体器件的方法，所述方法包括形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。

技术领域

本申请涉及半导体技术领域，尤其涉及一种用于控制半导体器件的方法。

背景技术

在半导体技术的发展中，轻掺杂漏(Light Doping Drain，LDD)金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件是一种新的MOS器件结构，其特点是在常规MOS器件的漏源和沟道之间，加入轻掺杂区域，从而降低了沟道电场以提高MOS器件的BV(Breakdown Voltage，击穿电压)。随着半导体工艺的不断开发，产品层数不断增加，对MOS器件击穿电压的要求愈发高。鉴于此，如何进一步提高MOS器件的击穿电压成为了本技术领域亟待解决的问题。

发明内容

有鉴于此，本申请的主要目的在于提供一种用于控制半导体器件的方法。

为达到上述目的，本申请的技术方案是这样实现的：

本申请提供一种用于控制半导体器件的方法，所述方法包括：

形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。

上述方案中，所述半导体器件包括高电压晶体管。

上述方案中，所述半导体器件的击穿电压大于29V。

上述方案中，所述控制电压小于或等于所述半导体器件的击穿电压。

上述方案中，所述源极与沟道结构连接；所述对所述源极施加控制电压，包括：

通过所述沟道结构，对所述源极施加控制电压。

上述方案中，所述重掺杂区和所述轻掺杂区的掺杂类型为N型。

本申请实施例所提供的用于控制半导体器件的方法，所述方法包括：形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。本申请在半导体器件处于关断状态下对所述源极施加控制电压，以在源极产生空穴陷阱来俘获空穴而产生电子，从而提高所述轻掺杂区的电子浓度。如此，可以在不增加轻掺杂区的掺杂浓度的情况下，通过对源极施加控制电压来有效的提高HVMOS器件的驱动能力和击穿电压。

附图说明

图1为本申请实施例提供的一种用于控制半导体器件的方法的实现流程示意图；

图2为本申请实施例提供的一种半导体器件结构示意图；

图3为本申请一具体示例提供的控制半导体器件的方法的示意图；

图4为本申请一具体示例提供的控制半导体器件的方法中电压随时间变化的曲线图；

图5为本申请实施例提供的电流-电压曲线；

图6为本申请实施例提供的电场强度分布图；