[发明专利]多组bus线短路检测方法、装置、终端设备及存储介质

权利要求书

1.一种多组bus线短路检测方法，其特征在于，包括：

确定若干组待检测bus线的每一信号线所相邻的信号线；

对每一信号线施加激励信号；其中，相邻的两信号线所施加的激励信号不同；

根据各组待检测bus线的输出信号确定各信号线的短路情况。

2.如权利要求1所述的多组bus线短路检测方法，其特征在于，所述确定若干组待检测bus线的每一信号线所相邻的信号线，具体包括：

步骤A1:选取任意一信号线作为待检测信号线；

步骤B1:获取待检测信号线与其余信号线之间的寄生参数；

步骤C1:将其余信号线中，与待检测信号线之间的寄生参数大于预设阈值的信号线，作为与待检测信号线相邻的信号线；

步骤D1:重新选取另一信号线作为新的待检测信号线；

步骤E1:重复执行上述步骤B1、步骤C1以及步骤D1，直至所有信号线所相邻的信号线确定完毕。

3.如权利要求1所述的多组bus线短路检测方法，其特征在于，所述确定若干组待检测bus线的每一信号线所相邻的信号线，具体包括：

步骤A2:选取任意一信号线作为待检测信号线；

步骤B2:获取待检测信号线与其余信号线之间的寄生参数；

步骤C2:将其余信号线中，与待检测信号线之间的寄生参数最大的信号线，作为与待检测信号线相邻的信号线；

步骤D2:重新选取另一信号线作为新的待检测信号线；

步骤E2:重复执行上述步骤B2、步骤C2以及步骤D2，直至所有信号线所相邻的信号线确定完毕。

4.如权利要求2或3所述的多组bus线短路检测方法，其特征在于，所述寄生参数包括：寄生电阻值或寄生电容值。

5.一种多组bus线短路检测装置，其特征在于，包括：相邻信号线确定模块、激励施加模块以及短路确定模块；

所述相邻信号线确定模块，用于确定若干组待检测bus线的每一信号线所相邻的信号线；

所述激励施加模块，用于对每一信号线施加激励信号；其中，相邻的两信号线所施加的激励信号不同；

所述短路确定模块，用于根据各组待检测bus线的输出信号确定各信号线的短路情况。

6.如权利要求5所述的多组bus线短路检测装置，其特征在于，相邻信号线确定模块，用于确定若干组待检测bus线的每一信号线所相邻的信号线，具体包括：

步骤A1:选取任意一信号线作为待检测信号线；

步骤B1:获取待检测信号线与其余信号线之间的寄生参数；

步骤C1:将其余信号线中，与待检测信号线之间的寄生参数大于预设阈值的信号线，作为与待检测信号线相邻的信号线；

步骤D1:重新选取另一信号线作为新的待检测信号线；

步骤E1:重复执行上述步骤B1、步骤C1以及步骤D1，直至所有信号线所相邻的信号线确定完毕。

7.如权利要求5所述的多组bus线短路检测装置，其特征在于，相邻信号线确定模块，用于确定若干组待检测bus线的每一信号线所相邻的信号线，具体包括：

步骤A2:选取任意一信号线作为待检测信号线；

步骤B2:获取待检测信号线与其余信号线之间的寄生参数；

步骤C2:将其余信号线中，与待检测信号线之间的寄生参数最大的信号线，作为与待检测信号线相邻的信号线；

步骤D2:重新选取另一信号线作为新的待检测信号线；

步骤E2:重复执行上述步骤B2、步骤C2以及步骤D2，直至所有信号线所相邻的信号线确定完毕。

8.一种终端设备，其特征在于，包括：处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序实现如权利要求1-4任意一项所述的多组bus线短路检测方法。

9.一种存储介质，其特征在于，包括存储的计算机程序，其中，在所述计算机程序运行时控制所述存储介质所在设备执行如权利要求1至4中任意一项所述的多组bus线短路检测方法。