[发明专利]一种CMOS工艺集成肖特基器件的制程整合工艺

说明书

本发明涉及一种CMOS工艺集成肖特基器件的制程整合工艺。充分利用CMOS的工艺来实现将肖特基器件集成做在同一块芯片上。本发明在CMOS常规工艺制程中，即可满足肖特基器件要求。

技术领域

本发明涉及一种CMOS工艺集成肖特基器件的制程整合工艺。

背景技术

从CMOS 工艺快速发展成熟以后，在其基础上，将肖特基器件整合进去是比较难兼容的工艺。芯片CMOS工艺耗时长，且复杂，再增加额外的肖特基器件，工艺上增加了难度及成本，对生产上是比较大的挑战。

发明内容

本发明的目的在于提供一种CMOS工艺集成肖特基器件的制程整合工艺，充分利用CMOS的工艺来实现将肖特基器件集成做在同一块芯片上。

为实现上述目的，本发明的技术方案是：一种CMOS工艺集成肖特基器件的制程整合工艺，包括如下步骤：

步骤S1、按照CMOS工艺制程，形成双阱区；

步骤S2、在CMOS工艺制程中将肖特基器件集成做在N阱区；

步骤S3、在CMOS 工艺制程基础上，集成肖特基器件增加工序；

步骤S4、按照CMOS工艺制程，采用金属接触引出金属极和N 阱的引出区域。

在本发明一实施例中，步骤S1具体实现如下：

S11、初始氧化，采用光刻工艺选定形成N 阱区，在P型衬底上注入P+离子；

S12、采用腐蚀工艺去除N阱区SIO2，采用去胶工艺去除光刻胶；

S13、采用光刻工艺选定形成P阱区，在P型芯片硅衬底上注入B+离子，光刻胶去除；

S14、采用双阱推进工艺，形成双阱区，SIO2去除。

在本发明一实施例中，步骤S2具体实现如下：

S21、在N阱区长一层垫氧后沉积氮化硅，采用光刻工艺选定形成Active区域后采用干法刻蚀，光刻胶去除；

S22、场氧化，通过热生长方法生长形成SIO2层，SIN/SIO2去除；

S23、栅氧化层生长，采用光刻工艺选定SN 区域后进行SN注入，光刻胶去除，采用光刻工艺选定SP 区域后进行SP注入，光刻胶去除；

S24、ILD的形成：采用LPTEOS沉积 与BPSG沉积后进行BPSG致密，采用回刻工艺将ILD回刻至7500A；

S25、采用光刻工艺选定 Cont区域后Cont刻蚀7500A，光刻胶去除，采用 P+ Cont注入工艺后进行快速退火处理；

S26、采用Ti/TiN溅射工艺后进行快速退火处理，再进行钨沉积及钨回刻。

在本发明一实施例中，步骤S3具体实现如下：

S31、采用刻蚀工艺去除Ti/TiN，采用光刻工艺选定形成肖特基器件的金属极的区域后采用干法+湿法刻蚀工艺；

S32、光刻胶去除，采用Ti 溅射工艺在金属极的形成区域形成Ti势垒，再进行快速热退火处理，快速热退火处理后的Ti势垒和其底部的N阱相接触形成肖特基器件。

在本发明一实施例中，步骤S4具体实现方式为：采用Metal 溅射工艺，采用光刻工艺选定形成Metal区后采用干法刻蚀工艺。

相较于现有技术，本发明具有以下有益效果：本发明能够在CMOS常规工艺中兼容整合肖特基器件，工艺简单，适用性强，有效降低生产成本、对新产品开发提供了更好的工艺平台。

附图说明

图1为本发明一种CMOS工艺集成肖特基器件的制程整合工艺流程。

图2为本发明按照标准CMOS工艺制程，形成双阱区的工艺流程。

图3为本发明CMOS工艺中将肖特基器件集成做在N阱区，以下为N 阱区按照标准CMOS工艺制程。