[发明专利]具有超级结的屏蔽栅沟槽型功率器件及工艺方法

说明书

本发明公开了一种具有超级结的屏蔽栅沟槽型功率器件，将超级结与屏蔽栅相结合，在衬底中包含有沟槽，沟槽中位于下半部分的屏蔽栅以及位于上半部分的栅极，衬底表层具有体区和所述功率器件的源区，在漂移区中具有超级结结构，所述超级结结构的P柱为悬浮状态，其与沟槽之间错开，以增大P柱与沟槽之间的漂移区宽度。通过屏蔽栅的RESURF效应和柱状薄层的电荷耦合效应，降低栅漏电容Cgd，将器件的击穿电压BV最大化，并通过漂移区电阻率的降低来降低器件导通电阻。本发明还公开了具有超级结的屏蔽栅沟槽型功率器件的工艺方法，悬浮型的P柱采用多次的高能离子注入形成，P柱注入所用的掩膜版可与器件体区引出区的注入掩膜版共享，不需要制作额外的掩膜版。

技术领域

本发明涉及半导体器件设计及制造领域，具体是指一种具有超级结的屏蔽栅沟槽型功率器件。

本发明还涉及上述器件的制造工艺方法。

背景技术

超级结功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在双扩散金属氧化物半导体(DMOS)的基础上，通过引入超级结(Super Junction)结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、热稳定好、驱动电路简单、易于集成等特点外，还克服了DMOS的导通电阻随着击穿电压成2.5次方关系增加的缺点。目前超级结DMOS已广泛应用于面向个人电脑、笔记本电脑、上网本、手机、照明(高压气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等消费电子产品的电源或适配器。

超级结器件采用新的耐压层结构，即利用一系列的交替排列的P型和N型半导体薄层来在截止状态下、在较低电压下就将由P型和N型半导体薄层(柱状区域Pillar)组成的P型、N型区耗尽,实现电荷相互补偿。超级结器件结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS—致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。该薄层中P型杂质的载流子分布和N型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的P/N薄层即P型薄层和N型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压。因此，超级结器件是一种利用PN电荷平衡的体内Resurf技术来提升器件反向击穿电压BV的同时又保持较小的导通电阻的MOSFET结构。Resurf原理是利用器件中电场分布的二维效应，当垂直方向的P衬底/N外延结附近电场尚未达到临界电场时，由于其和横向N外延/P阱结的作用，即利用横向结和纵向结的相互作用使外延层在横向结达到临界雪崩击穿电场之前就完全耗尽，通过合理优化器件参数让器件的击穿发生在纵向结，从而起到降低表面电场的作用。

屏蔽栅沟槽型功率器件是基于沟槽栅VDMOS演变的一种双沟槽栅VDMOS器件结构，有左右栅结构，也有上下栅结构。上下栅结构中屏蔽栅位于沟槽栅的正下方。屏蔽栅功率器件的优点主要有两点：一是减小栅漏寄生电容Cgd，另一个是利用屏蔽栅的场板效果改善漂移区电场，增加击穿电压。

由于工艺限制，栅沟槽的深度与漂移区厚度相比还是较小的，屏蔽栅的RESURF效应发挥的作用有限。只有超级结VDMOS才能根本提升器件特性。

屏蔽栅沟槽型功率器件既有较低的Cgd，又有较高的器件击穿电压和较低的器件导通电阻。但目前的问题是在器件尺寸较小的情况下，栅沟槽和超级结的P柱形成了狭窄的漂移区，容易由于JFET效应增加器件的导通电阻。

发明内容

本发明所要解决的技术问题在于提供一种具有超级结的屏蔽栅沟槽型功率器件，将超级结和屏蔽栅相结合，具有较低的栅漏电容、高的击穿电压以及较低的导通电阻。

本发明所要解决的另一技术问题在于提供所述具有超级结的屏蔽栅沟槽型功率器件的工艺方法。

为解决上述问题，本发明所述的具有超级结的屏蔽栅沟槽型功率器件的工艺方法，包含如下的工艺步骤：