[发明专利]全差分耦合器及宽带正交生成器

说明书

本发明揭示了一种全差分耦合器及宽带正交生成器，所述全差分耦合器包括输入端口、直通端口、耦合端口及隔离端口，所述输入端口和隔离端口位于全差分耦合器的一侧，所述直通端口和耦合端口位于全差分耦合器的另一侧。本发明全差分耦合器优化了端口排布方式，输入端口和隔离端口位于一侧，直通端口和耦合端口位于另一侧，在版图实现中可以实现更小的面积和更小的走线损耗；多个全差分耦合器级联构成的宽带正交生成器，显著减小了宽带正交生成器的版图面积及布局难度。

技术领域

本发明属于通信技术领域，具体涉及一种全差分耦合器及宽带正交生成器。

背景技术

正交生成器被广泛应用在现代雷达和通信系统中。正交耦合器是一种常用的无源正交生成电路。为了拓展工作带宽和减小正交误差，基于耦合器级联的宽带正交生成器常常被采用。

参图1所示为现有技术中正交耦合器的原理图，该耦合器主要由以下几个部分组成，包括一组互耦电感L、耦合电容C_m、端口到地的寄生电容C_g。其端口分别为输入端口IN(input port)、直通端口THRU(through port)、耦合端口CPL(coupled port)、及隔离端口ISO(isolation port)，所有端口匹配。根据端口的阻抗而合理选择各个参数，使得两个输出端口THRU和CPL分别输出0°和90°的正交信号。

参图2、图3所示分别为现有技术中全差分耦合器的原理图及版图示意图，包括两组互耦电感L、耦合电容C_m、端口到地的寄生电容C_g。端口包括第一输入端口IN+及第二输入端口IN-、第一直通端口THRU+及第二直通端口THRU-、第一耦合端口CPL+及第二耦合端口CPL-、第一隔离端口ISO+及第二隔离端口ISO-，第一输入端口IN+及第二输入端口IN-、和第一耦合端口CPL+及第二耦合端口CPL-位于全差分耦合器的一侧，第一直通端口THRU+及第二直通端口THRU-、和第一隔离端口ISO+及第二隔离端口ISO-位于全差分耦合器的另一侧。

参图4所示为现有技术中基于耦合器级联的正交生成器的版图示意图，其通过3个耦合器t1进行级联。通过正交误差抵消的机制，耦合器级联可以实现带宽拓展，减小正交信号误差。但由于直通端口THRU和耦合端口CPL位于耦合器的两侧，导致正交生成器输出走线路径复杂，版图面积较大，并且布局难度较大。

因此，针对上述技术问题，有必要提供一种全差分耦合器及宽带正交生成器。

发明内容

有鉴于此，本发明的目的在于提供一种全差分耦合器及宽带正交生成器，以优化全差分耦合器的端口排布方式。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种全差分耦合器，所述全差分耦合器包括输入端口、直通端口、耦合端口及隔离端口，所述输入端口和隔离端口位于全差分耦合器的一侧，所述直通端口和耦合端口位于全差分耦合器的另一侧。

一实施例中，所述全差分耦合器包括第一输入端口及第二输入端口、第一直通端口及第二直通端口、第一耦合端口及第二耦合端口、第一隔离端口及第二隔离端口，所述第一输入端口及第二输入端口、和第一隔离端口及第二隔离端口位于全差分耦合器的一侧，所述第一直通端口及第二直通端口、和第一耦合端口及第二耦合端口位于全差分耦合器的另一侧。

一实施例中，所述全差分耦合器中：

第一输入端口与第一节点之间设有第一电感，第一直通端口与第一节点之间设有第三电感；

第二隔离端口与第二节点之间设有第二电感，第二耦合端口与第二节点之间设有第四电感；

第二输入端口与第三节点之间设有第五电感，第二直通端口与第三节点之间设有第七电感；

第一隔离端口与第四节点之间设有第六电感，第一耦合端口与第四节点之间设有第八电感；