[发明专利]栅极驱动电路及显示面板

说明书

本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元包括上拉控制模块和节点信号控制模块，通过节点信号控制模块的第一输入端、第二输入端、第一控制端以及第二控制端所接入信号的调整，可以在不采用时钟信号的情况下实现原有的驱动时序，减少了边框占用空间。

技术领域

本申请涉及显示技术领域，具体涉及一种栅极驱动电路及显示面板。

背景技术

栅极驱动电路也可以称之为GOA(Gate Driver On Array)电路，其是利用薄膜晶体管液晶显示器的Array(阵列)制程制作行扫描驱动信号电路于Array基板上，实现对Gate(栅极)逐行扫描的一种驱动方式。

GOA的使用相比于传统Fan-out(扇出)设计会减小显示面板(Panel)的边框；进一步地，若可以保持GOA电路功能不变的情况下，还能够减少GOA电路的器件数量和/或信号线数量，则其所需的边框会更小更极致化。

例如，如图1所示的GOA电路，其所采用的节点信号控制模块1需要时钟信号CK(N+1)、时钟信号CK(N-1)，对应地，需要两条时钟线来分别传输该两种时钟信号，如此则需要更多的边框来承载该GOA电路；另外，节点信号控制模块1需要三个薄膜晶体管才可以实现，众所周知，所采用的的薄膜晶体管越多，则需要更多的边框来承载对应的器件。因此，提供一种具有较少器件数量和/或信号线数量的栅极驱动电路，有利于实现窄边框。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种栅极驱动电路及显示面板，以缓解较多数量的时钟信号线不利于实现窄边框的技术问题。

第一方面，本申请提供一种栅极驱动电路，栅极驱动电路包括多个级联的栅极驱动单元，其中，用于输出第N级栅极驱动信号的第N级栅极驱动单元包括上拉控制模块和节点信号控制模块，上拉控制模块的输出端与第一上拉节点电性连接；节点信号控制模块的第一输入端用于接入正向扫描控制信号，节点信号控制模块的第二输入端用于接入反向扫描控制信号，节点信号控制模块的第一控制端用于接入第一栅极驱动信号，节点信号控制模块的第二控制端用于接入第二栅极驱动信号，节点信号控制模块的输出端与下拉节点电性连接。

在其中一些实施方式中，节点信号控制模块包括第一晶体管和第二晶体管，第一晶体管的源极/漏极中的一个用于接入正向扫描控制信号，第一晶体管的栅极用于接入第一栅极驱动信号；第二晶体管的源极/漏极中的一个用于接入反向扫描控制信号，第二晶体管的栅极用于接入第二栅极驱动信号，第二晶体管的源极/漏极中的另一个与第一晶体管的源极/漏极中的另一个、下拉节点电性连接。

在其中一些实施方式中，第一晶体管的沟道类型与第二晶体管的沟道类型相同。

在其中一些实施方式中，上拉控制模块的输入端与节点信号控制模块的第一输入端电性连接；上拉控制模块的控制端与上拉控制模块的第二控制端电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括反向扫描辅助模块，反向扫描辅助模块的输入端与节点信号控制模块的第二输入端电性连接，反向扫描辅助模块的控制端与节点信号控制模块的第一控制端电性连接，反向扫描辅助模块的输出端与第一上拉节点电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括第一下拉模块，第一下拉模块的输入端用于接入低电位信号，第一下拉模块控制端与反向扫描辅助模块的输出端电性连接，第一下拉模块的输出端与下拉节点电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括第三晶体管，第三晶体管的源极/漏极中的一个与第一上拉节点电性连接，第三晶体管的栅极用于接入第一全局控制信号，第三晶体管的源极/漏极中的另一个与第二上拉节点电性连接。