[发明专利]硬件计算模拟方法、系统及计算机可读存储介质在审
申请号: | 202111503789.9 | 申请日: | 2021-12-10 |
公开(公告)号: | CN113902112A | 公开(公告)日: | 2022-01-07 |
发明(设计)人: | 郑健;蔡权雄;牛昕宇 | 申请(专利权)人: | 深圳鲲云信息科技有限公司 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04 |
代理公司: | 深圳市恒程创新知识产权代理有限公司 44542 | 代理人: | 钟永翠 |
地址: | 518000 广东省深圳市福田区福保*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 硬件 计算 模拟 方法 系统 计算机 可读 存储 介质 | ||
1.一种硬件计算模拟方法,其特征在于,应用于硬件计算模拟系统,所述硬件计算模拟系统包括构建接口、编译器和执行器,所述构建接口与所述编译器连接,所述编译器与所述执行器连接,所述执行器用于调用软件算子或者硬件模块对待处理数据进行计算,所述硬件计算模拟方法包括:
通过所述构建接口获取神经网络;
通过所述编译器将所述神经网络序列化为软件图结构;
通过所述执行器获取所述待处理数据和所述软件图结构,并调用与所述软件图结构对应的软件算子对所述待处理数据进行软件计算,以模拟所述硬件模块对所述待处理数据的硬件计算。
2.如权利要求1所述的硬件计算模拟方法,其特征在于,所述编译器包括硬件编译单元,所述通过所述编译器将所述神经网络序列化为软件图结构的步骤之后,还包括:
通过所述硬件编译单元将所述软件图结构序列化为硬件图结构;
通过所述执行器获取所述待处理数据和所述硬件图结构,并调用所述硬件模块对所述待处理数据进行所述硬件计算。
3.如权利要求2所述的硬件计算模拟方法,其特征在于,所述通过所述硬件编译单元将所述软件图结构序列化为硬件图结构的步骤包括:
若所述硬件图结构对应的算子中含有软件算子,则在所述硬件图结构中增加相应的数据拷贝算子。
4.如权利要求3所述的硬件计算模拟方法,其特征在于,所述若所述硬件图结构对应的算子中含有软件算子,则在所述硬件图结构中增加相应的数据拷贝算子的步骤包括:
在所述硬件图结构对应的算子中的软件算子前增加第一数据拷贝算子,以将所述待处理数据从所述硬件模块中拷贝到所述软件算子所在的内存中,并调用相应的软件算子对所述待处理数据进行软件计算。
5.如权利要求3所述的硬件计算模拟方法,其特征在于,所述若所述硬件图结构对应的算子中含有软件算子,则在所述硬件图结构中增加相应的数据拷贝算子的步骤包括:
在所述硬件图结构对应的算子中的软件算子后增加第二数据拷贝算子,以将所述待处理数据从所述硬件模块中拷贝到所述软件算子所在的内存中,并调用所述硬件模块对所述待处理数据进行软件计算。
6.如权利要求1所述的硬件计算模拟方法,其特征在于,所述通过所述编译器将所述神经网络序列化为软件图结构的步骤包括:
获取所述神经网络的组件与所述软件算子之间的预设关系;
根据所述预设关系将所述神经网络序列化为所述软件图结构。
7.如权利要求1所述的硬件计算模拟方法,其特征在于,所述通过所述构建接口获取神经网络的步骤之前,还包括:
当接收到上层编译器的调用指令时,接受所述上层编译器的调用;
通过所述构建接口获取所述上层编译器构建的神经网络。
8.一种硬件计算模拟系统,其特征在于,所述硬件计算模拟系统包括:
构建模块,用于通过构建接口获取神经网络;
编译模块,用于通过编译器将所述神经网络序列化为软件图结构;
执行模块,用于通过执行器获取待处理数据和所述软件图结构,并调用与所述软件图结构对应的软件算子对所述待处理数据进行软件计算,以模拟硬件模块对所述待处理数据的硬件计算。
9.一种硬件计算模拟系统,其特征在于,所述硬件计算模拟系统包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的硬件计算模拟程序,所述硬件计算模拟程序被所述处理器执行时实现如权利要求1至7中任一项所述的硬件计算模拟方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有硬件计算模拟程序,所述硬件计算模拟程序被处理器执行时实现如权利要求1至7中任一项所述的硬件计算模拟方法的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳鲲云信息科技有限公司,未经深圳鲲云信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111503789.9/1.html,转载请声明来源钻瓜专利网。