[发明专利]一种量子测控输出同步方法

说明书

本发明提供了一种量子测控输出同步方法，实现高速同步信号输出。一种量子测控输出同步方法，包括以下步骤：（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。

技术领域

本发明涉及一种量子测控输出同步方法，属于量子计算技术领域。

背景技术

1997年，美国国家仪器中国有限公司(National Instruments)为测试和测量应用提出了一个全新的解决方案：PXI（PCI eXtensions for Instrumentation）——专为测试任务而优化的Compact PCI。1998年，NI与其他测试设备厂商合作的PXI系统联盟将PXI作为一个开放的工业标准推向市场。时至今日，PXI已经成为当今测试、测量和自动化应用的标准平台，它的开放式构架、灵活性和PC技术的成本优势为测量和自动化行业带来了一场翻天覆地的改革。

自1997年PXI规范完成开发以来，如今已经有超过70个生产商支持，并提供了超过1500款PXI产品。时至今日，PXI 已经成为当今测试、测量和自动化应用的标准平台，PXI的应用也已经触及到各行各业的诸多领域。通过融合高带宽的PCI Express 技术，全新的PXIExpress 总线(PXIE，就是基于PCIE的技术)更是为测试测量行业开辟了全新的应用空间。

量子测控系统必须保持各个设备之间的时钟同步，使用PXI_STAR作为触发信号时，存在一定的延时和信号质量导致的误差，AWG卡FPGA用来采集PXI_STAR用来作为内部触发信号，由于FPGA是数字逻辑器件，其输入电平格式为LVCMOS电平，当PXI_STAR有信号质量问题时会导致FPGA误判断。例如在信号上升沿时有个回沟，FPGA恰好在回沟出采集信号，就会误认为是下降沿。同时当PXI_STAR存在等长误差或者信号脉冲化时造成的延时也同样造成不同步的问题。

发明内容

本发明目的是提供了一种量子测控输出同步方法，实现高速同步信号输出。

本发明为实现上述目的，通过以下技术方案实现：

一种量子测控输出同步方法，包括以下步骤：

（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；

（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准且用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；

（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。

所述量子测控输出同步方法优选方案，算法模块实现步骤如下：

（1）当输入信号PXI_STAR为0或1电平时，τ(t)在t0,t1,t2时刻均为0；

（2）当输入信号PXI_STAR为上升沿变化时，仅在检查到上升时刻输出脉冲信号，FPGA判断策略为：

t0-t2时刻，输入信号未发生变化，τ(t)输出均0；

t0-t2时刻，输入信号发生变化为0，0，1时，仅τ（t2）=1；

t0-t2时刻， 输入信号发生变化为0，1，1时，仅τ（t1）=1。