[发明专利]半导体器件驱动电路

说明书

本发明的目的在于提供稳定地防止与dV/dt施加相伴的误动作的半导体器件驱动电路。半导体器件驱动电路(HVIC1)具有：脉冲传送电路(7a、7b)，其基于电平移位接通脉冲信号(HONm)、电平移位断开脉冲信号(HOFFm)对接通脉冲传送信号(HON)、断开脉冲传送信号(HOFF)进行输出；dV/dt检测电路(9)，其基于信号(HONm、HOFFm)对dV/dt期间进行检测；逻辑滤波电路(4)，其在同时被输入了信号(HON、HOFF)的情况下不使输出(S_H、R_H)变化；以及锁存电路(5)，其输出与逻辑滤波电路(4)的输出同步的信号(Q_H)。脉冲传送电路(7a)具有在dV/dt期间使信号(HON、HOFF)的信号电平降低的阻抗调整部(8a、8b)。

技术领域

本发明涉及半导体器件驱动电路。

背景技术

在伴随有从初级侧电路向次级侧电路的电平移位的半导体器件驱动电路中，有时由于次级侧基准电位VS的变动而产生误信号。下面，将次级侧基准电位VS的变动也记作dV/dt。在专利文献1中公开了为了对误信号的产生进行抑制，在dV/dt时对电平移位电路的阻抗进行调整的方法。

专利文献1：国际公开第2017/159058号

根据专利文献1所公开的方法，在dV/dt时对电平移位电路的阻抗本身进行调整。dV/dt检测电路对电平移位电路的输出信号进行接收，对dV/dt期间进行检测而向阻抗调整部输出。由于dV/dt检测电路接收由阻抗调整部进行驱动得到的反馈，因此dV/dt检测电路无法稳定地对dV/dt期间进行检测，存在电平移位电路的输出变得不稳定这样的课题。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于提供稳定地防止dV/dt时的误动作的半导体器件驱动电路。

本发明的半导体器件驱动电路具有：脉冲产生电路，其输出与输入信号的上升沿同步的接通脉冲信号及与下降沿同步的断开脉冲信号；接通侧电平移位电路，其输出将接通脉冲信号的基准电位从初级侧基准电位向次级侧基准电位进行电平移位后的电平移位接通脉冲信号；断开侧电平移位电路，其输出将断开脉冲信号的基准电位从初级侧基准电位向次级侧基准电位进行电平移位后的电平移位断开脉冲信号；接通侧脉冲传送电路，其基于电平移位接通脉冲信号对接通脉冲传送信号进行输出；断开侧脉冲传送电路，其基于电平移位断开脉冲信号对断开脉冲传送信号进行输出；dV/dt检测电路，其基于电平移位接通脉冲信号及电平移位断开脉冲信号，对次级侧基准电位的变动期间即dV/dt期间进行检测；逻辑滤波电路，其设置于接通侧脉冲传送电路及断开侧脉冲传送电路的后级，在同时被输入了接通脉冲传送信号及断开脉冲传送信号的情况下不使输出产生变化；以及锁存电路，其输出与逻辑滤波电路的输出同步的信号。接通侧脉冲传送电路具有接通侧阻抗调整部，该接通侧阻抗调整部在dV/dt期间使接通脉冲传送信号的信号电平降低。断开侧脉冲传送电路具有断开侧阻抗调整部，该断开侧阻抗调整部在dV/dt期间使断开脉冲传送信号的信号电平降低。

发明的效果

本发明的半导体器件驱动电路通过在dV/dt期间使接通脉冲传送信号及断开脉冲传送信号的信号电平降低，从而防止错误地驱动半导体器件。另外，由于接通脉冲传送信号及断开脉冲传送信号没有被输入至dV/dt检测电路，因此能够稳定地对dV/dt期间进行检测。因此，能够稳定地防止dV/dt时的误动作。

附图说明

图1是表示对比例的半桥电路的结构的电路框图。

图2是电平移位电路的电路图。

图3是针对使用了实施方式1的半导体器件驱动电路的半桥电路，示出其结构的电路框图。

图4是实施方式1的半导体器件驱动电路的电路图。

图5是表示实施方式1的半导体器件驱动电路中的dV/dt时的各信号波形的图。