[发明专利]基于属性自动提取和形式化验证的硬件木马搜索检测方法

说明书

本发明公开了一种基于属性自动提取和形式化验证的硬件木马搜索检测方法，包括以下步骤：输入待检测集成电路设计；将集成电路设计综合成FPGA网表；对FPGA网表进行随机功能仿真，并保存信号行为列表；结合FPGA网表对信号行为列表进行分析，得到收敛至稳定集合下的低翻转率信号列表与低覆盖率LUT列表；根据低翻转率信号列表与低覆盖率LUT列表，提取集成电路设计的定常属性；对所提取的属性进行形式化验证，搜索待检测集成电路设计中隐含的硬件木马的触发条件，从而实现木马检测。本发明方法能够搜索到基于特定条件激活以及基于集成电路内部可满足性无关项的硬件木马触发条件，可在集成电路设计早期实现木马的检测和定位。

技术领域

本发明属于硬件安全技术领域，具体涉及一种硬件木马搜索检测方法。

背景技术

现代集成电路设计和加工多依赖于全球化和多方协同的产业链结构。该产业链包含诸多环节，如芯片设计公司、第三方知识产权(IP,Intellectual Property)供应商、设计自动化工具厂商、流片工厂等，并且通常会涉及海外协作。这种支持设计重用、分离设计和流片服务的产业链结构能极大地提高设计效率，但同时也由于产业链中的不可信环节导致集成电路安全遭到威胁。硬件木马是指集成电路在设计和生产过程中可能发生的恶意修改。这种恶意设计修改可能发生在芯片设计公司、流片工厂、不可信的第三方IP供应商以及不可信的设计自动化工具等。硬件木马在集成电路工作绝大部分时间处于休眠状态，而攻击者可通过特定输入向量、侧信道攻击、故障注入攻击等方式激活木马。硬件木马一旦被激活可能导致集成电路功能异常、性能下降、敏感信息泄露、甚至使芯片被远程操控。木马触发信号是控制木马激活的关键逻辑，可作为识别木马的重要依据。

针对硬件木马带来的安全威胁，研究者提出基于逆向工程、侧信道分析、功能验证和形式化验证的硬件木马检测方法。当可信的原始硬件设计存在时，逆向工程和侧信道分析方法可提供有效的硬件木马检测，其中，逆向工程是一种破坏性的硬件木马检测方法，随着集成电路设计规模的增大，实现高隐蔽性硬件木马检测需要昂贵的设备和大量的时间消耗；侧信道分析方法通过测量芯片的路径延迟、功耗、电磁辐射等信息，基于统计分析、信息论等度量分析实现硬件木马检测，但随着工艺尺寸的缩小，工艺偏差引入的噪声对木马检测精度提出了挑战。针对硬件木马在很小的概率条件下才会被激活这一特性，研究者提出基于翻转概率分析的硬件木马检测方法，通过对集成电路设计进行功能仿真，识别低翻转率信号进行硬件木马检测。形式化验证通过检测违反集成电路设计安全属性的行为，如保密性、完整性等，实现硬件木马检测。现有方法可实现基于计数器或特定输入向量作为激活条件的硬件木马检测，但是难以实现利用集成电路设计空间外部或内部无关项的硬件木马检测，同时现有检测方法无法获得硬件木马的触发条件。

发明内容

为了克服现有技术的不足，本发明提供了一种基于属性自动提取和形式化验证的硬件木马搜索检测方法，包括以下步骤：输入待检测集成电路设计；将集成电路设计综合成FPGA网表；对FPGA网表进行随机功能仿真，并保存信号行为列表；结合FPGA网表对信号行为列表进行分析，得到收敛至稳定集合下的低翻转率信号列表与低覆盖率LUT列表；根据低翻转率信号列表与低覆盖率LUT列表，提取集成电路设计的定常属性；对所提取的属性进行形式化验证，搜索待检测集成电路设计中隐含的硬件木马的触发条件，从而实现木马检测。本发明方法能够搜索到基于特定条件激活以及基于集成电路内部可满足性无关项的硬件木马触发条件，可在集成电路设计早期实现木马的检测和定位。

本发明解决其技术问题所采用的技术方案包括如下步骤：

步骤1：输入待检测集成电路设计；

步骤2：将待检测集成电路设计综合成FPGA网表；

步骤3：对FPGA网表进行随机输入功能仿真，得到信号行为列表；

步骤4：根据信号的行为列表，对信号的翻转行为进行分析，识别其中低翻转的信号，得到低翻转率信号列表；