[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其具有：

多个导电体层，在第1方向上层叠；

多个位线，在相对于上述第1方向相交的第2方向上延伸，在相对于上述第1方向及上述第2方向的两者相交的第3方向上排列；

多个第1柱，在上述第1方向上将上述多个导电体层贯通，包括与上述多个位线电连接的半导体层，通过在上述第3方向上排列而构成第1列；

多个第2柱，在上述多个第1柱的上述第2方向上相邻，在上述第1方向上将上述多个导电体层贯通，包括与上述多个位线电连接的半导体层，通过在上述第3方向上排列而构成第2列；以及

绝缘体，在上述多个第2柱的上述第2方向上设置，在上述多个导电体层内在上述第1方向及上述第3方向上延伸，将上述多个导电体层在上述第2方向上分割；

上述第2列所包含的上述多个第2柱中的至少一部分的相邻的上述第2柱彼此的间隔相比上述第1列所包含的上述多个第1柱中的相邻的上述第1柱彼此的间隔得到扩大。

2.如权利要求1所述的半导体存储装置，其中，

还具有在上述第1方向上将上述导电体层贯通、不与上述位线连接的虚设柱；

在沿着第1方向观察的情况下，上述绝缘体与上述虚设柱重叠。

3.如权利要求1或2所述的半导体存储装置，其中，

在上述绝缘体，形成有朝向上述第2列所包含的上述多个第2柱中的相邻的上述第2柱彼此的间隔扩大了的部分突出的凸部。

4.如权利要求3所述的半导体存储装置，其中，

在设夹着上述绝缘体而相互相邻的一对区域中的一个为第1单元区域、设另一个为第2单元区域时，

在上述绝缘体形成有：

第1凸部，朝向上述第1单元区域的上述第2列所包含的上述多个第2柱中的至少一部分相邻的上述第2柱彼此的间隔扩大了的部分突出；以及

第2凸部，朝向上述第2单元区域的上述第2列所包含的上述多个第2柱中的至少一部分相邻的上述第2柱彼此的间隔扩大了的部分突出；

上述第1凸部和上述第2凸部在上述第3方向上配置在相互不同的位置。

5.如权利要求1或2所述的半导体存储装置，其中，

上述第1列在上述第2方向上排列有多个；

相互相邻的一对上述第1列中的一个上述第1列所包含的上述第1柱相对于另一个上述第1列所包含的上述第1柱，在上述第3方向上配置于错开的位置。

6.如权利要求5所述的半导体存储装置，其中，

上述第2列所包含的上述第2柱相对于与该第2列相邻的上述第1列所包含的上述第1柱，在上述第3方向上配置于错开的位置。

7.如权利要求1或2所述的半导体存储装置，其中，

由上述绝缘体分割出的区域内的上述第1列及上述第2列的总数比4列多且为6列以下；

上述多个第1柱及上述多个第2柱包括3条上述位线经过其正上方的柱。

8.一种半导体存储装置，其具有：

多个导电体层，在第1方向上层叠；

多个位线，在相对于上述第1方向相交的第2方向上延伸，在相对于上述第1方向及上述第2方向的两者相交的第3方向上排列；

多个柱，在上述第1方向上将上述多个导电体层贯通，包括与上述多个位线电连接的半导体层，通过在上述第3方向上排列而构成列；以及

绝缘体，在上述多个导电体层内在上述第1方向及上述第3方向上延伸，将上述多个导电体层在上述第2方向上分割；

由上述绝缘体分割出的区域分别具有第1区域和在上述第2方向上与上述第1区域并列的第2区域；

上述第1区域中的上述列的数量比上述第2区域中的上述列的数量少1个。

9.一种半导体存储装置，其具有：

多个导电体层，在第1方向上层叠；

多个位线，在相对于上述第1方向相交的第2方向上延伸，在相对于上述第1方向及上述第2方向的两者相交的第3方向上排列；

多个第1柱，在上述第1方向上将上述多个导电体层贯通，包括与上述多个位线电连接的半导体层，通过在上述第3方向上排列而构成第1列；

多个第2柱，在上述多个第1柱的上述第2方向上相邻，在上述第1方向上将上述多个导电体层贯通，包括与上述多个位线电连接的半导体层，通过在上述第3方向上排列而构成第2列；以及

绝缘体，在上述多个第2柱的上述第2方向上设置，在上述多个导电体层内在上述第1方向及上述第3方向上延伸，将上述多个导电体层在上述第2方向上分割；

在设由上述绝缘体分割出的区域的数量为n时，

上述第2列所包含的上述第2柱的数量的合计值等于对上述第1列所包含的上述第1柱的数量乘以(n-1)/n而得到的值。