[发明专利]一种肖特基二极管及其制备方法

说明书

本发明公开一种肖特基二极管及其制备方法，肖特基二极管包括衬底；中间层设于衬底的上侧，中间层包括外延层和氧化层，中间层的上部形成有多个沟槽，多个沟槽包括多个位于终端区的终端区沟槽，各沟槽具有对应外延层的第一内壁，第一内壁上设有栅氧化层，栅氧化层限定出通道；多个第一多晶硅结构对应填充在多个通道内；第二多晶硅结构对应相邻两个第一多晶硅结构之间的区域设置，且各第二多晶硅结构的两端分别与两个第一多晶硅结构接触，以形成串联的多晶硅PN结，多晶硅PN结的击穿电压小于外延层的击穿电压。本发明通过串联的多晶硅PN结钳位终端区沟槽内的第一多晶硅结构的电位，从而使整个器件的击穿电压稳定，进而使器件的可靠性高。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种肖特基二极管及其制备方法。

背景技术

肖特基二极管是利用金属与半导体接触形成的金属-半导体势垒原理制作的，因其具有较低的导通压降和较快的开关频率作为功率整流装置广泛应用于开关电源和其他要求高速功率开关设备中。肖特基二极管的特性主要受肖特基接触势垒的影响，例如其反向击穿电压、反向漏电流和正向导通压降等均与选用肖特基金属的势垒大小有关。

肖特基自身的势垒降低效应会使得肖特基在高压时会产生较大的漏电流，且由于有源区边缘结构的不对称，当器件处于反向阻断时，器件边缘电场集中，使得器件在边缘提前击穿，也即，肖特基二极管器件由于终端区域耐压低于有源区耐压，从而使器件耐压和可靠性降低。目前肖特基二极管常用的终端结构有场限环、宽槽终端、浮空沟槽环等终端结构，这些结构通过对有源区边界的扩展，即增加芯片的终端结构来实现器件终端耐压与有源区耐压一致，进而实现器件的反向阻断能力。

其中，浮空沟槽环终端结构因与有源区沟槽结构相对一致，在第一步光刻刻蚀沟槽时，容易将终端沟槽深度与有源区沟槽深度控制一致，工艺简单方便而得到广泛应用。然而，这种常规浮空沟槽环终端结构的耐压稳定性低，从而降低了肖特基二极管的可靠性。

发明内容

本发明的主要目的是提出一种肖特基二极管及其制备方法，旨在提供一种耐压和可靠性高的肖特基二极管。

为实现上述目的，本发明提出一种肖特基二极管，所述肖特基二极管包括：

衬底；

中间层，设于所述衬底的上侧，所述中间层包括外延层和位于外延层的上侧的氧化层，所述中间层的上部形成有多个沟槽，所述多个沟槽包括至少一个位于有源区的有源区沟槽和多个位于终端区的终端区沟槽，各所述沟槽具有对应所述外延层的第一内壁，所述第一内壁上设有栅氧化层，所述栅氧化层限定出通道；

多个第一多晶硅结构，对应填充在多个所述通道内；

至少两个间隔设置的第二多晶硅结构，设于所述终端区的所述中间层上，各所述第二多晶硅结构对应相邻两个第一多晶硅结构之间的区域设置，且各所述第二多晶硅结构的两端分别与所述两个第一多晶硅结构接触，以形成串联的多晶硅PN结，所述多晶硅PN结的击穿电压小于所述外延层的击穿电压。

可选地，所述外延层为N型轻掺杂单晶硅层，掺杂浓度为10¹³～10¹⁸cm^-3。

可选地，所述第一多晶硅结构为N型重掺杂多晶硅，掺杂浓度为10¹⁷～10²⁰cm^-3。

可选地，所述第二多晶硅结构为P型轻掺杂多晶硅，掺杂浓度为10¹³～10¹⁵cm^-3。

可选地，所述栅氧化层的厚度为

可选地，多个所述终端区沟槽中，距离所述有源区最远的一个为截止环沟槽，其余为第一终端槽，每两个所述第一终端槽之间的间距为0.5～2μm。

可选地，所述肖特基二极管还包括：