[发明专利]像素电路及显示面板

权利要求书

1.一种像素电路，其特征在于，包括：

驱动晶体管T2；和

脉宽驱动模块，与所述驱动晶体管T2的栅极电性连接；

其中，所述脉宽驱动模块包括：

显示时间控制单元，所述显示时间控制单元的一端与所述驱动晶体管T2的栅极电性连接，所述显示时间控制单元的另一端用于接入第一参考信号，用于关断所述驱动晶体管T2；

电位调制单元；以及

施密特触发器，所述施密特触发器的输入端与所述电位调制单元的输出端电性连接，所述施密特触发器的输出端与所述显示时间控制单元的控制端电性连接。

2.根据权利要求1所述的像素电路，其特征在于，所述施密特触发器包括：

反相器INV1，所述反相器INV1的输入端与所述电位调制单元的输出端电性连接；

反相器INV2，所述反相器INV2的输入端与所述反相器INV1的输出端电性连接，所述反相器INV2的输出端与所述显示时间控制单元的控制端电性连接；以及

电阻R2，所述电阻R2的一端与所述反相器INV1的输入端电性连接，所述电阻R2的另一端与所述反相器INV2的输出端电性连接。

3.根据权利要求2所述的像素电路，其特征在于，所述施密特触发器还包括电阻R1，所述电阻R1的一端与所述电位调制单元的输出端电性连接，所述电阻R1的另一端与所述反相器INV1的输入端电性连接。

4.根据权利要求2所述的像素电路，其特征在于，所述反相器INV1包括：

晶体管M1，所述晶体管M1的源极/漏极中的一个与所述晶体管M1的栅极电性连接，并接入高电位信号；和

晶体管M2，所述晶体管M2的源极/漏极中的一个与所述晶体管M1的源极/漏极中的另一个、所述反相器INV2的输入端电性连接，所述晶体管M2的栅极与所述电位调制单元的输出端电性连接，所述晶体管M2的源极/漏极中的另一个用于接入第一参考信号。

5.根据权利要求4所述的像素电路，其特征在于，所述反相器INV2包括：

晶体管M3，所述晶体管M3的源极/漏极中的一个与所述晶体管M3的栅极电性连接，并接入所述高电位信号；和

晶体管M4，所述晶体管M4的源极/漏极中的一个与所述晶体管M3的源极/漏极中的另一个、所述显示时间控制单元的控制端电性连接，所述晶体管M4的栅极与所述晶体管M2的源极/漏极中的一个电性连接，所述晶体管M4的源极/漏极中的另一个用于接入所述第一参考信号。

6.根据权利要求1所述的像素电路，其特征在于，所述显示时间控制单元包括晶体管T4，所述晶体管T4的源极/漏极中的一个与所述驱动晶体管T2的栅极电性连接，所述晶体管T4的源极/漏极中的另一个用于接入所述第一参考信号，所述晶体管T4的栅极与所述施密特触发器的输出端电性连接。

7.根据权利要求6所述的像素电路，其特征在于，所述电位调制单元包括电容C2，所述电容C2的一端与所述施密特触发器的输入端电性连接，所述电容C2的另一端用于接入三角波控制信号。

8.根据权利要求7所述的像素电路，其特征在于，所述电位调制单元还包括晶体管T5，所述晶体管T5的源极/漏极中的一个用于接入电位设置信号，所述晶体管T5的栅极用于接入脉宽控制信号。