[发明专利]一种多芯片高密度互连封装结构及其制作方法在审
申请号: | 202111525572.8 | 申请日: | 2021-12-14 |
公开(公告)号: | CN114203691A | 公开(公告)日: | 2022-03-18 |
发明(设计)人: | 侯峰泽;尤祥安;李君;王启东 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司;上海先方半导体有限公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/498;H01L23/538;H01L21/50;H01L21/60 |
代理公司: | 上海智晟知识产权代理事务所(特殊普通合伙) 31313 | 代理人: | 张东梅 |
地址: | 214028 江苏省无锡市新区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 高密度 互连 封装 结构 及其 制作方法 | ||
1.一种多芯片高密度互连封装结构,包括:
第一封装体,包括:
第一芯片;
芯片焊盘,其在所述第一芯片的正面;
绝缘层,其覆盖在所述第一芯片的上方;
第一再布线层,其位于所述绝缘层中,与所述芯片焊盘电连接;基板介质层,其布置在所述第一封装体的四周;
基板通孔,其贯穿所述基板介质层;
第二再布线层,其布置在所述基板介质层的正面和背面以及所述第一封装体的背面;
基板堆积层,其包裹所述第一封装体和所述基板介质层,所述基板堆积层包括上基板堆积层和下基板堆积层;
盲孔,其位于所述上基板堆积层和下基板堆积层中;
基板焊盘,其位于所述上基板堆积层的上表面和所述下基板堆积层的下表面;
凸点,其与所述上基板堆积层中的盲孔以及上基板堆积层上表面的焊盘电连接;以及
一个或多个功能芯片,其与所述凸点电连接。
2.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,所述第一封装体还包括塑封层,其布置在所述第一芯片的四周。
3.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,布置在所述基板介质层的正面和背面的所述第二再布线层与所述基板通孔电连接。
4.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,所述上方基板堆积层中的盲孔与第一再布线层电连接,所述下基板堆积层中的盲孔与所述第二再布线层电连接。
5.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,位于所述下基板堆积层下表面的部分基板焊盘与所述盲孔电连接。
6.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,还包括BGA焊球,其与所述下基板堆积层下表面的焊盘电连接。
7.如权利要求1所述的多芯片高密度互连封装结构,其特征在于,所述凸点的材料为锡银铜合金、锡银合金或铜柱+锡银合金。
8.一种多芯片高密度互连封装结构的制作方法,包括:
在芯片四周形成塑封层,形成重构晶圆;
在晶圆的正面制作绝缘层,然后在芯片焊盘对应的位置通过光刻去除绝缘层形成通孔以及光刻出第一线路图形;
制作位于绝缘层中且穿过通孔与芯片焊盘电连接的第一再布线层;
将晶圆切割成单颗芯片,形成第一封装体;
在第一封装体的周围形成基板介质层;
制作贯穿基板介质的基板通孔;
制作电连接至基板通孔的第二再布线层;
通过真空层压工艺在第一封装体和基板介质层的正面和背面形成基板堆积层;
在基板堆积层中制作盲孔;
在基板堆积层的上表面和下表面制作焊盘;
在基板堆积层的上表面的焊盘和盲孔上形成凸点;
将芯片与凸点焊接;以及
在基板堆积层的下表面的焊盘上进行植BGA焊球。
9.根据权利要求8所述的多芯片高密度互连封装结构的制作方法,制作基板通孔和盲孔时,先进行激光打孔,然后在孔内进行化镀或电镀金属。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司;上海先方半导体有限公司,未经华进半导体封装先导技术研发中心有限公司;上海先方半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111525572.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类