[发明专利]一种基于双CPU的非全相保护装置及非全相保护方法

权利要求书

1.一种基于双CPU的非全相保护装置，其特征在于，包括DIO模块、CPU模块、触点和硬压板；

所述CPU模块为双CPU结构，双CPU进行相同的非全相保护逻辑运算；

所述触点连接所述DIO模块，所述CPU模块连接所述DIO模块，所述DIO模块将触点采集到的断路器信号输出至所述CPU模块，当双CPU运算结果相同时，CPU模块将运算结果输出至所述DIO模块；

所述硬压板包括功能投退硬压板和跳闸出口硬压板，所述功能投退硬压板连接所述DIO模块，由所述DIO模块对采集功能投退硬压板的状态输送至所述CPU模块，用于控制所述CPU模块的非全相保护逻辑运算的投退；所述跳闸出口硬压板与所述DIO模块的跳闸出口串联，接入断路器跳闸回路。

2.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，还包括人机模块，所述人机模块包括用于设置延时时间的时间组件和用于状态指示的显示组件，所述时间组件和所述显示组件连接所述CPU模块，所述显示组件包括指示灯和LED数码管，所述指示灯包括断路器跳闸、合闸位置指示灯和功能投入指示灯，所述LED数码管用于显示时间组件当前设定的延时。

3.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，所述功能投退硬压板包括投入使用和断开使用两种状态；

所述功能投退硬压板在投入使用状态时，所述基于双CPU的独立式非全相保护装置能进行非全相保护；

所述功能投退硬压板在断开使用状态时，所述基于双CPU的独立式非全相保护装置不能进行非全相保护。

4.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，所述跳闸出口硬压板包括投入使用和断开使用两种状态；

所述跳闸出口硬压板在投入使用状态时，所述基于双CPU的独立式非全相保护装置的跳闸出口与断路器跳闸回路接通；

所述跳闸出口硬压板在断开使用状态时，所述基于双CPU的独立式非全相保护装置的跳闸出口与断路器跳闸回路断开。

5.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，所述触点有多组，根据采集断路器信号的具体位置包括：断路器A相辅助常开触点、断路器A相辅助常闭触点、断路器B相辅助常开触点、断路器B相辅助常闭触点、断路器C相辅助常开触点、断路器C相辅助常闭触点以及由断路器辅助触点。

6.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，还包括电源模块，所述电源模块用于为基于双CPU的独立式非全相保护装置供电。

7.根据权利要求1所述的基于双CPU的非全相保护装置，其特征在于，还包括辅助接点校验模块，所述辅助接点校验模块连接所述CPU模块，用于判断部分触点采集的断路器信号是否输入所述CPU模块进行动作逻辑运算。

8.根据权利要求7所述的基于双CPU的非全相保护装置，其特征在于，还包括告警模块，所述告警模块连接所述辅助接点校验模块，响应于所述辅助接点校验模块的判断结果触发告警信号。

9.基于权利要求1～8任意一项所述的基于双CPU的非全相保护装置的非全相保护方法，其特征在于，包括：

CPU模块接收触点采集的断路器信号，进行以下动作逻辑运算：

(1)断路器A相辅助常开触点、断路器B相辅助常开触点、断路器C相辅助常开触点任一触点闭合，断路器A相辅助常闭触点、断路器B相辅助常闭触点、断路器C相辅助常闭触点任一触点闭合；

(2)告警模块未触发告警信号；

满足以上两个条件时，CPU模块向DIO模块输出跳闸指令，完成非全相保护动作。

10.根据权利要求9所述的非全相保护方法，其特征在于，所述非全相保护动作，包括：非全相保护的动作出口串联跳闸出口硬压板并接入断路器跳闸回路，出口动作驱动断路器跳闸，断开存在异常的线路。