[发明专利]用于电源管理系统的VDMOS功率芯片及其制备方法

说明书

本发明公开了用于电源管理系统的VDMOS功率芯片包括衬底、外延层、外延层内的第一沟槽、第一沟槽内的第一氧化硅层、第一沟槽底部的第一多晶硅层及依次交错的第二多晶硅层和第三多晶硅层，贯穿第一沟槽的第二沟槽和第二氧化硅层、第三氧化硅层，位于第三氧化硅层上自外延层延伸至第二沟槽内第四多晶硅层及位于第三氧化硅层之间的开口、外延层内的第一注入区和第二注入区，形成在外延层上的第一介质层、位于开口两侧第二介质层，第一介质层和第二介质层之间的第一接触孔、第二介质层之间的第二接触孔，第一接触孔内的第一金属层、第二接触孔内的第二金属层、第三金属层及第四金属层，栅极保护和保护电极位于芯片侧面，提高器件工作可靠性。

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种用于电源管理系统的VDMOS功率芯片及其制备方法。

背景技术

垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。VDMOS的栅极控制器件沟道开启，栅极位置的氧化层耐高压能力差通常100V，极易受到瞬态电压浪涌破坏，导致器件失效。瞬态电压抑制器TVS是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容TVS适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。为了获得更高的抗浪涌能力，通常将功率和保护器件通过封装连接的方法，这样增大了器件面积，也降低了器件的可靠性，增加了封装制造成本，使得器件的封装可靠性降低。

发明内容

有鉴于此，本发明提供了一种避免了常规功率器件需要通过封装和保护器件连接的方法、缩小了器件面积和减少了封装制造成本的用于电源管理系统的VDMOS功率芯片，来解决上述存在的技术问题，具体采用以下技术方案来实现。

第一方面，本发明提供了一种用于电源管理系统的VDMOS功率芯片，包括：

第一导电类型的衬底；

形成在所述衬底上的第一导电类型的外延层；

自所述外延层侧壁延伸至所述外延层内并平行于所述衬底方向上间隔排列的第一沟槽、位于所述第一沟槽侧壁的第一氧化硅层、形成在所述第一沟槽底部的第一导电类型的第一多晶硅层、以及依次交错形成在所述第一沟槽内的第二导电类型的第二多晶硅层和第一导电类型的第三多晶硅层；

自所述外延层上表面贯穿所述第一沟槽侧壁的第二沟槽、形成在所述第二沟槽侧壁的第二氧化硅层、以及间隔排列在所述第二沟槽之间的氧化硅层上并与部分所述第二氧化硅层连接的第三氧化硅层；

位于所述第三氧化硅层上并自所述外延层延伸至所述第二沟槽内与所述第三多晶硅层连接的第一导电类型的第四多晶硅层、以及位于所述第三氧化硅层之间的开口；

形成在所述开口下表面的外延层内的第二导电类型的第一注入区和形成在所述第一注入区内的第一导电类型的第二注入区；

形成在所述外延层上并位于部分所述第二氧化硅层的第一介质层，形成在所述第四多晶硅层上并位于所述开口两侧与所述第三氧化硅层连接的第二介质层；

位于所述第一介质层和所述第二介质层之间并与所述第二沟槽对应设置的第一接触孔、位于所述第二介质层之间的第二接触孔，形成在所述第一介质层、部分所述第二介质层上并位于所述第一接触孔内的第一金属层、形成在部分所述第二介质层并位于所述第二接触孔内的第二金属层、位于所述衬底下表面的第三金属层、以及位于所述第一沟槽上的第四金属层。

第二方面，本发明还提供了一种用于电源管理系统的VDMOS功率芯片的制备方法，包括以下步骤：

提供第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层；