[发明专利]基于网表解析单粒子敏感性的部分三模冗余方法及系统

说明书

本发明公开了一种基于网表解析单粒子敏感性的部分三模冗余方法及系统。其中，部分三模冗余方法包括：S1：获取FPGA电路设计文本文件；S2：根据所述FPGA电路设计文本文件获取FPGA电路网表的使用信息；S3：对所述FPGA电路网表的使用信息进行单粒子敏感分析，确定FPGA电路中所有的单粒子翻转敏感单元；S4：对所述单粒子翻转敏感单元进行三模冗余处理，生成抗单粒子效应的部分三模冗余电路。本发明只针对电路中的单粒子敏感单元进行三模冗余，相对于全冗余电路而言，提高了电路抗单粒子相应能力，延长了电路平均无故障时间在保障了FPGA电路的可靠性的同时也节省电路的资源。

技术领域

本发明涉及数字系统容错技术领域，具体而言，涉及一种基于网表解析单粒子敏感性的部分三模冗余方法及系统。

背景技术

随着航天产业发展，由于SRAM型FPGA具有可重构和高性价比的优势，大规模数字集成电路FPGA在航天器中成为重要的核心器件。宇宙中存在大量高能粒子，因此基于SRAM配置的FPGA芯片在空间辐射条件下，非常容易受到单粒子翻转的影响。为保证FPGA的工作性能，入轨前的单粒子翻转率分析技术及抗单粒子翻转防护技术越来越受到重视。

但是，现有的抗单粒子翻转防护技术存在以下不足：一方面，对抗辐照的器件进行全覆盖的加固设计会导致器件中的基础模块规模变大，使得单个器件所能承载的资源数量减少，从而导致信号处理系统可使用的资源不够；另一方面，对于空间通信产品，目前最常用的容错技术是三模冗余技术，需要将原始电路复制三份，导致电路的功率和体积开销过大。

有鉴于此，特提出本申请。

发明内容

本发明所要解决的技术问题是：现有的抗单粒子翻转防护技术的容错效果不佳，且硬件电路开销大。目的在于提供一种基于网表解析单粒子敏感性的部分三模冗余方法及系统，首先根据网表解析技术和门电路的控制值特性，精确定位每个配置位，并针对性对每个配置位的功能单元进行单粒子敏感分析，然后选择性地对单粒子翻转敏感单元进行三模冗余处理，不需要对FPGA电路进行全三模冗余，从而提升容错效果并节约部分硬件开销。

本发明通过下述技术方案实现：

一方面，本发明提供一种基于网表解析单粒子敏感性的部分三模冗余方法，包括以下步骤：

获取FPGA电路设计文本文件；

根据所述FPGA电路设计文本文件获取FPGA电路网表的使用信息；

对所述FPGA电路网表的使用信息进行单粒子敏感分析，确定FPGA电路中所有的单粒子翻转敏感单元；

对所述单粒子翻转敏感单元进行三模冗余处理，生成抗单粒子效应的部分三模冗余电路。

由于现有的对敏感门进行冗余的技术采用的是全三模冗余，即对FPGA电路中所有的功能模块统一进行冗余处理，

由于现有技术采用的三模冗余技术面向的是FPGA电路中的所有模块，即对于FPGA电路中的部分对单粒子翻转不敏感的器件也同样进行了三模冗余处理，缺乏针对性，其容错效果不佳，并且三模冗余过程中复杂了三份FPGA电路，导致硬件电路开销大。对此，本发明利用网表解析技术对FPGA电路设计文本文件进行解析，精确定位出FPGA电路中的每个配置位，针对性地对配置位的各功能单元进行单粒子敏感性分析，从而确定出FPGA电路中的单粒子翻转敏感单元和单粒子翻转不敏感单元，并选择性地对单粒子翻转敏感单元件三模冗余处理。相比现有技术而言，本发明采用部分三模冗余技术，只针对FPGA电路中对单粒子翻转敏感的器件进行三模冗余，而忽略其余对单粒子翻转不敏感的器件，因此本发明实施三模冗余处理的针对性更强，所获得的冗余结果全部来自于对单粒子翻转敏感的单元，相对于现有技术而言其容错效果得到明显提升。由于本发明无需对全部器件进行三模冗余，因此只需对单粒子翻转敏感部分的电路进行复制，可节省大量的电路硬件开销。