[发明专利]具有元数据位的64位虚拟地址和不会由于元数据位的非规范值而失败的规范性检查

说明书

本申请公开了具有元数据位的64位虚拟地址和不会由于元数据位的非规范值而失败的规范性检查。描述了允许在虚拟地址中未使用的位中使用元数据的技术。一方面，处理器包括用于对存储器访问指令解码的解码电路。指令指示具有地址生成信息和元数据的一个或多个存储器地址操作数。与解码电路耦合的执行电路基于该一个或多个存储器地址操作数生成64位虚拟地址。64位虚拟地址具有位63、开始于位0的存储从地址生成信息生成的地址的X位地址字段、以及存储元数据的一个或多个元数据位。执行电路还对64位虚拟地址执行不会由于该一个或多个元数据位中所存储的元数据的非规范值而失败的规范性检查。公开了其他处理器、方法、系统和指令。

技术领域

本文中所描述的实施例总体上涉及数据处理。具体而言，本文中所描述的实施例一般涉及处理器中的存储器寻址。

背景技术

虚拟存储器是一种通常采用的存储器管理技术，其提供对计算机上可用的实际物理存储位置的抽象并典型地用于创建存在相比于实际上可用的更多的实际物理存储位置的假象。当使用虚拟存储器时，软件使用虚拟地址来访问存储器中的数据。这些虚拟地址包含指向或指示数据的经虚拟化的位置的地址或值。这些虚拟地址有时被称为指针，或者在一些指令集架构(例如，x86)中被称为线性地址并广泛地表示逻辑地址而非数据的实际物理地址。使用地址转换将这些虚拟地址转换或变换为指向数据被存储在其中的实际物理存储位置的物理地址。

附图说明

通过参考以下描述以及用于说明实施例的附图，可最佳地理解本发明。在附图中：

图1是采用X位规范形式的64位虚拟地址、示例48位地址空间、以及示例57位地址空间的框图。

图2A是64位虚拟地址的第一实施例的框图。

图2B是64位虚拟地址的第二实施例的框图。

图3是处理器的实施例的框图。

图4是方法的实施例的框图流程图。

图5是用于执行不会由于一个或多个元数据位中的任何元数据位中所存储的元数据的任何非规范值而失败的规范性检查的电路系统的第一示例实施例的框图。

图6是用于执行不会由于一个或多个元数据位中的任何元数据位中所存储的元数据的任何非规范值而失败的规范性检查的电路系统的第二更详细的示例实施例的框图。

图7是用于执行不会由于一个或多个元数据位中的任何元数据位中所存储的元数据的任何非规范值而失败的规范性检查的电路系统的第三示例实施例的框图。

图8是示出根据一些实施例针对用户级64位虚拟地址的不同的元数据字段宽度和规范性检查中所使用的位的框图。

图9是示出根据一些实施例针对管理程序级64位虚拟地址的不同的元数据字段宽度和规范性检查中所使用的位的框图。

图10是示出根据64位虚拟地址的位63所选择的用户级元数据位控制或管理程序级元数据位控制的框图。

图11A是图示出有序流水线的实施例以及寄存器重命名的乱序发布/执行流水线的实施例的框图。

图11B是处理器核的实施例的框图，该处理器核包括耦合至执行引擎单元的前端单元，并且执行引擎单元和前端单元两者都耦合至存储器单元。

图12A是单个处理器核以及它与管芯上互连网络的连接及其第二级(L2)高速缓存的本地子集的实施例的框图。

图12B是图12A的处理器核的部分的展开图的实施例的框图。

图13是可具有多于一个的核、可具有集成存储器控制器并且可具有集成图形器件的处理器的实施例的框图。

图14是计算机架构的第一实施例的框图。

图15是计算机架构的第二实施例的框图。