[发明专利]芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法

说明书

本发明公开了一种芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法，该结构包括：多个拼接模块，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，所述每个拼接模块小于或等于光刻机的最大曝光视场；遮光带，设置在所述目标拼接模块四周的拼接位置；测量标记，分别位于所述目标拼接模块的空闲区域，所述空闲区域为不作为有效输出数据的区域；切割道，位于所述目标拼接模块中除了所述拼接位置之外的边缘位置。利用空闲区域上放置的测量标记的套刻测量结果来监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。

技术领域

本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法。

背景技术

目前，CMOS图像传感器尺寸越大，感光面积越大，感光器件的面积越大，捕捉的光子越多，感光性能越好，信噪比越高，成像效果越好。例如，一些全画幅数码相机、医学成像等专业成像应用领域就需要用到大尺寸的图像传感器。单次曝光视场最大尺寸有限，而这些大尺寸的图像传感器超过了最大曝光视场，因此在制造过程中，需要使用到拼接技术。拼接技术，顾名思义就是把在芯片的制造过程中，把涉及的图形分区，依次曝光，最终拼接成一个大尺寸的图像传感器。所以，产品的图形进行分区的切割位置处的套刻精度就成为了拼接产品能否成功的关键。

目前针对尺寸小于或等于光刻机的曝光视场的芯片，单次曝光可以完成单个芯片的光刻。该芯片周围的切割道中会放置线宽和套刻等测量标记对工艺进行监控，通过监控的结果反馈和补偿光刻的套刻精度。但是针对大尺寸芯片，在拼接光刻时，拼接模块之间是不能有切割道的，所以只能在非拼接的一侧的切割道上放置测量标记。这会导致大尺寸芯片的光刻拼接工艺的套刻精度和拼接精度无法得到精确的补偿，影响产品良率。

因此，如何监控和补偿拼接光刻工艺的拼接精度，是本领域技术人员亟待解决的问题。

发明内容

本发明实施例提供一种大尺寸芯片光刻拼接精度的监控方法，用提高光刻工艺的拼接精度。

第一方面，本发明提供一种芯片设计版图结构，包括：多个拼接模块，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，所述每个拼接模块小于或等于光刻机的最大曝光视场；遮光带，设置在所述目标拼接模块四周的拼接位置；测量标记，分别位于所述目标拼接模块的空闲区域，所述空闲区域为不作为有效输出数据的区域；切割道，位于所述目标拼接模块中除了所述拼接位置之外的边缘位置。

本发明提供的芯片设计版图结构的有益效果在于：空闲区域指的是重复的单元组成阵列，在阵列外围N圈是有相同结构的单元，但是并不输出。常用的做法是这些不输出的单元在工艺中也是形成实际图形占据位置的，这导致芯片尺寸的增大。本发明能够通过光刻工艺过程中，调节曝光视场大小，不但不需要将虚拟(dummy)区域曝光形成图形，减小芯片尺寸；同时，在空闲区域上放置的测量标记能够得到套测测量结果，该结果有助于监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。

在一种可能的方案中，所述测量标记还位于除了所述目标拼接模块之外的任意相邻的两个非目标拼接模块的拼接位置，所述非目标拼接模块的至少一侧设有划片道。

在另一种可能的方案中，在所述目标拼接模块四周的拼接位置上对称设置。

在其它可能的方案中，测量标记为关键图形层和/或离子注入层；关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。

在其它可能的方案中，测量标记为光刻测量标记或者其它测量标记。

在其它可能的方案中，拼接模块为小尺寸图形。

在其它可能的方案中，大尺寸芯片包括图像传感器类型的芯片。

在其它可能的方案中，所述目标拼接模块的空闲区域的测量标记为两个或两个以上。