[发明专利]一种生成连接性测试文件的方法、系统及可读存储介质

说明书

本发明公开了一种生成连接性测试文件的方法、系统及可读存储介质，方法包括：创建层次结构配置文件、特殊接口说明文件、特殊信号关系说明文件；获取待验证芯片的配置文件，基于层次结构配置文件解析配置文件中各个待测试模块及关联模块的输入、输出接口信息以分别生成待测试模块的输入和输出接口文件及关联模块的输入和输出接口文件；获取待测试模块的输入接口文件，依次在关联模块的输出接口文件中搜索与输入接口文件中的输入信号相匹配的输出信号；将相匹配的输出信号与输入信号组成连接关系组，并输出到连接性测试文件；基于特殊信号关系说明文件更新连接性测试文件的连接关系组以得到最终的连接性测试文件。本发明缩短了芯片验证的时间。

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种生成连接性测试文件的方法、系统及可读存储介质。

背景技术

随着大规模集成电路系统设计的飞速发展，集成电路规模越来越大，芯片自身复杂度也日渐复杂，以及一直存在的项目进度压力，在项目初期如何快速的发现问题及解决问题，为项目中后期的执行排除问题至关重要。

目前大规模的芯片设计包含多个模块，多个子系统，多个系统，每一个模块和系统之间都存在功能和连接的耦合，对于这种多模块，多系统的大规模芯片，在设计及验证初期，主要存在以下几个问题：一、每一个模块，子系统及系统的设计人员不同，接口定义及接口时序并未完全对齐；二、在更高层级的集成中，集成人员未必对所有的接口信号的宽度，属性及连接性有很好的了解；三、最后对于验证人员，项目验证初期，耗费大量的人力及时间去解决连线及相关问题，甚至到了项目后期，在收集代码覆盖率的时候才发现一些接口的连接性及功能性没有完全验证。

面对日益更新的验证技术，作为芯片功能验证的第一道防火墙，验证人员必须保证模块内部的连接，模块之间的连接，子系统及系统集成连接的正确性，这样才能为后续的验证工作奠定基础。目前对于连接性测试验证遇到的问题有以下几方面：验证初期，首先对于复杂的SoC(System on a Chip，片上系统)芯片，有成千上万的接口信号，设计人员无法提供正确的输入输出及接口信号的连接及时序文档；连接性测试用例的开发需要花费大量的时间，对于多比特或有时序要求的信号无法达到遍历；连接性测试在更高层级需要重新定义，后续设计更新，验证没有跟进的情况下，会造成验证点的遗漏。

发明内容

有鉴于此，本发明提出了一种生成连接性测试文件的方法、系统及可读存储介质，基于层次结构配置文件、特殊接口说明文件、特殊信号关系说明文件自动生成连接性测试文件，解决了由于设计编码不规范造成接口不统一，导致的连接性错误问题；解决了传统的测试用例开发时间长，芯片连接性错误定位时间长的问题。

基于上述目的，本发明实施例的一方面提供了一种生成连接性测试文件的方法，具体包括如下步骤：

创建层次结构配置文件、特殊接口说明文件、特殊信号关系说明文件；

获取待验证芯片的配置文件，基于所述层次结构配置文件解析所述配置文件中各个待测试模块及关联模块的输入、输出接口信息以分别生成待测试模块的输入和输出接口文件及关联模块的输入和输出接口文件；

获取所述待测试模块的输入接口文件，依次在所述关联模块的输出接口文件中搜索与所述输入接口文件中的输入信号相匹配的输出信号；

将相匹配的所述输出接口文件中的输出信号与所述输入接口文件中的输入信号组成连接关系组，并输出到连接性测试文件；

基于所述特殊信号关系说明文件更新所述连接性测试文件的连接关系组以得到最终的连接性测试文件。

在一些实施方式中，方法进一步包括：

若是在所述输出接口文件中未搜索到与所述输入接口文件中的输入信号相匹配的输出信号，则基于所述特殊接口说明文件以及不匹配的输入信号，在所述输出接口文件中搜索与不匹配的输入信号有连接关系的输出信号；