[发明专利]硬件加速电路、数据处理加速方法、芯片及加速器

权利要求书

1.一种硬件加速电路，其特征在于，包括：

存储模块，用于存储第一查找表和第二查找表；

查找表电路，用于响应于数据集合中多个数据元素各自的索引值，基于所述第一查找表输出与所述多个数据元素对应的多个指数函数值；以及，响应于加法运算结果的索引值，基于所述第二查找表输出与所述加法运算结果对应的倒数；

加法器，用于向所述查找表电路输出所述加法运算结果，所述加法运算结果是对所述多个指数函数值进行加法运算获得的结果；

乘法器，用于输出所述多个数据元素中的第i个数据元素的所述指数函数值与所述倒数的乘法运算结果，以获得所述第i个数据元素的柔性最大值。

2.如权利要求1所述的硬件加速电路，其特征在于，

所述指数函数值是位宽为N1比特的数据，所述加法运算结果是位宽为N2比特的数据，所述加法运算结果的索引值是位宽为N3比特的数据，其中，N1、N3小于N2；

所述硬件加速电路还包括：第一转换电路，用于基于索引值转换参数，将所述加法运算结果转换为所述加法运算结果的索引值。

3.如权利要求2所述的硬件加速电路，其特征在于：

所述存储模块包括静态存储模块；

所述索引值转换参数存储于所述静态存储模块；

所述索引值转换参数是通过统计多个样本数据集合的多个加法运算结果的高斯分布数据后，根据所述高斯分布数据所确定的。

4.如权利要求2所述的硬件加速电路，其特征在于，还包括：

索引值转换参数获取电路，用于基于所述加法运算结果，确定并输出所述索引值转换参数；

第一转换电路，用于基于所述索引值转换参数，将所述加法运算结果转换为对应的索引值；

所述查找表电路基于所述第二查找表输出与所述加法运算结果对应的倒数，具体为：基于选定第二查找表输出与所述加法运算结果对应的倒数，其中，所述第二查找表为多个备选的第二查找表中与所述索引值转换参数对应的第二查找表。

5.如权利要求4所述的硬件加速电路，其特征在于：

所述存储模块包括静态存储模块，所述多个备选的第二查找表存储于所述静态存储模块；或者，

所述存储模块包括动态存储模块，所述选定第二查找表存储于所述动态存储模块。

6.如权利要求1所述的硬件加速电路，其特征在于，

所述存储模块包括第一存储区和第二存储区，所述第一查找表存储于所述第一存储区，所述第二查找表存储于所述第二存储区；

所述查找表电路包括：

第一基本查找表电路单元，包括第一逻辑电路、第一输入端组、第一控制端组、和第一输出端组，所述第一输入端组与所述第一存储区连接；所述第一逻辑电路用于：响应于自所述第一控制端组输入的所述数据集合中第i个数据元素的索引值，自所述第一输出端组输出对应的指数函数值；

第二基本查找表电路单元，包括第二逻辑电路、第二输入端组、第二控制端组、和第二输出端组，所述第二输入端组与所述第二存储区连接；所述第二逻辑电路用于：响应于自所述第二控制端组输入的所述加法运算结果的索引值，自所述第二输出端组输出对应的倒数；

其中：所述第一基本查找表电路单元为N0输入N1输出，所述第二基本查找表电路单元为N3输入N4输出，N0，N1，N3，N4的取值范围为[8，32]。