[发明专利]半导体器件的制造方法在审
申请号: | 202111566605.3 | 申请日: | 2021-12-20 |
公开(公告)号: | CN114284208A | 公开(公告)日: | 2022-04-05 |
发明(设计)人: | 史航;谢岩 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 田婷 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法,其特征在于,包括:
提供一基底,所述基底表面开设有第一沟槽,所述第一沟槽中填充有第一金属层,所述第一金属层的表面低于所述基底的表面;
形成第一介质层覆盖于所述基底表面和所述第一金属层表面,所述第一金属层上第一介质层中形成第二沟槽,所述第一介质层具有与所述基底接触面所在面的第一表面以及与所述第一表面相对的第二表面;
形成第二介质层,所述第二介质层至少填满所述第二沟槽;
以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层,去除过程中所述第二表面逐渐靠近所述第一表面直至与所述第一表面重合,其中,去除过程中所述第二表面位于一临时界面,所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层,去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层,以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽,所述临时界面为所述第一介质层内一水平面。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面不低于所述第一沟槽外围基底上方介质层新形成表面。
3.如权利要求2所述的半导体器件的制造方法,其特征在于,去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面与所述第一沟槽外围基底上方介质层新形成表面高度差小于
4.如权利要求1所述的半导体器件的制造方法,其特征在于,采用干法刻蚀工艺去除所述第二介质层和所述第一介质层,所述干法刻蚀工艺对所述第二介质层刻蚀速率小于所述干法刻蚀工艺对所述第一介质层刻蚀速率。
5.如权利要求4所述的半导体器件的制造方法,其特征在于,所述第二介质层与所述第一介质层的刻蚀选择比为1:5~1:2。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述基底包括衬底和覆盖在所述衬底上的第三介质层。
7.如权利要求6所述的半导体器件的制造方法,其特征在于,所述第二沟槽底面不低于所述第三介质层表面,所述临时界面为所述第二沟槽底面所在面;
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层;
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
8.如权利要求6所述的半导体器件的制造方法,其特征在于,所述第二沟槽底面低于所述第三介质层表面,所述临时界面为所述第一表面所在面;
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层以及被所述第一沟槽内的第一介质层包裹的所述第二沟槽内的第二介质层;
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
9.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第二介质层为底部抗反射材料,采用涂覆工艺填充所述第二介质层于所述第二沟槽中。
10.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:
形成第二金属层填充于所述第三沟槽中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111566605.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造