[发明专利]伺服驱动器芯片的浮点数计算方法、装置及系统

说明书

本发明涉及一种伺服驱动器芯片的浮点数计算方法、装置及系统。其中，伺服驱动器芯片的浮点数计算方法，包括：在伺服驱动器芯片设置浮点数加减运算器，所述浮点数加减运算器的浮点数加减运算包括以下步骤：S1、将两个进行浮点数运算的浮点数的阶码对齐；S2、将阶码对齐后的两个浮点数的尾数的加减运算；S3、将加减运算的结果进行规格化；S4、根据运算结果的阶码的值来判断是否产生溢出，若产生溢出则进行溢出处理。本发明公开的伺服驱动器芯片的浮点数计算方法、装置及系统，使得浮点数的加减运算的计算量大幅度降低，从而降低伺服驱动器芯片处理速度、内存等方面的需求，进而降低伺服驱动器的生产成本。

技术领域

本发明涉及电机控制芯片技术领域，特别是涉及一种伺服驱动器芯片的浮点数计算方法、装置及系统。

背景技术

浮点数的加减运算非常占用芯片的内存资源，且浮点数的加减运算非常占用芯片的计算时间。尤其是进行Sin，cos，tan，arcsin，arccos，sqrt等复杂数学函数的计算时，往往需要占用芯片大量的内存和时间。

因此，现有的电伺服驱动器芯片通常需要配套相应的硬件浮点数运算单元进行浮点数的加减运算。这样，就使得伺服驱动器的硬件成本居高难下。另外，伺服驱动器芯片若不配套硬件浮点数运算单元，则伺服驱动器芯片本身的配置要求就要大幅度提高。换句话说，若不配套相应的硬件浮点数运算单元，则伺服驱动器芯片在处理速度、内存大小等方面的要求就必然大幅度提高(即高端芯片)，这就导致伺服驱动器芯片的价格大幅度增加。尤其是当前受到“芯片慌”的影响，芯片的价格十倍百倍地增加，天价的高端芯片已是生产厂商们无法承受的。若采用价格较低的普通芯片，普通芯片在处理浮点数加减运算时处理能力跟不上，而无法确保芯片及时处理指令。

本发明的目的在于寻求一种解决方案，使得浮点数的加减运算的计算量大幅度降低，从而降低伺服驱动器芯片处理速度、内存等方面的需求。

发明内容

本发明的目的是克服现有技术中的不足之处，提供一种伺服驱动器芯片的浮点数计算方法、装置及系统，使得浮点数的加减运算的计算量大幅度降低，从而降低伺服驱动器芯片处理速度、内存等方面的需求，进而降低伺服驱动器的生产成本。

本发明的目的是通过以下技术方案来实现的：

一种伺服驱动器芯片的浮点数计算方法，包括：

在伺服驱动器芯片设置浮点数加减运算器，所述浮点数加减运算器的浮点数加减运算包括以下步骤：

S1、将两个进行浮点数运算的浮点数的阶码对齐；

S2、将阶码对齐后的两个浮点数的尾数的加减运算；

S3、将加减运算的结果进行规格化；

S4、根据运算结果的阶码的值来判断是否产生溢出，若产生溢出则进行溢出处理；

其中，步骤S1包括：

S101、计算两个浮点数的阶码差⊿E＝E x-E y；其中E y为阶码较大的浮点数的阶码数，Ex为阶码较小的浮点数的阶码数；

S102、将阶码数较小的浮点数的尾数右移⊿E位数。

在其中一个实施例中，若采用补码表示的浮点数的尾数右移时，则其符号位保持不变。

在其中一个实施例中，在步骤S102中将浮点数的尾数右移时，将移出的⊿E位数作为保护位Q1进行保存。

在其中一个实施例中，在步骤S4中：

若阶码的值超过了阶码所能表示的最大正数，则为上溢；且，若浮点数为正数，则为正上溢，记为+∞；若浮点数为负数，则为负上溢，记为-∞；