[发明专利]支持定制扩展的DisplayPort测试系统

权利要求书

1.支持定制扩展的DisplayPort测试系统，其特征在于，所述的系统包括：

接收端口，用于接收网络包，并解析网络包数据，提取出其中的测试项设置和命令；

数据提取模块，通过接口读取视频或者图片文件并存储至内存中；

数据处理模块，通过ARM提取测试项设置和命令，并根据设置和命令配置FPGA寄存器，驱动FPGA从内存中读取数据，并运行DP协议将数据发送出去，从而在显示器上显示相应的图像。

2.根据权利要求1所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，DP接口采用高速serdes接口，FPGA中包括有多个serdes接口。

3.根据权利要求2所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，ARM读取视频或者图片文件后，使用片内高速互联总线传递给FPGA。

4.根据权利要求2所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，FPGA+ARM集成到了一个芯片中，采用FPGA+ARM架构，FPGA和ARM可以共享同一片内存空间，FPGA通过芯片内部的AXI接口访问ARM读取视频或者图片文件。

5.根据权利要求1所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，当ARM模块提取出的视频或者图片文件为压缩文件时，FPGA提供解压缩的IP，ARM调用该IP实现解压缩还原出完整视频或图片。

6.根据权利要求1所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，DP1.4中引入了DSC1.2a的视觉无损压缩，使得DP1.4能够传输8K@60，DP2.0能够传输两路8K@120。

7.根据权利要求6所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，DP协议在通过AUX和serdes进行链路质量训练，并且获取目前接线条件下最好的信号质量及最大带宽之后，才能通过serdes传输视频帧。

8.根据权利要求7所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，AUX发送时由ARM将带写入的DATA及DATA个数写入FPGA寄存器，FPGA将数据链路组建完成后进行Manchester-II编码输出。

9.根据权利要求1所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，高速时钟通过分频产生2M的计数使能，通过数据链路层的各个部分bit数进行状态跳转。

10.根据权利要求1所述的一种支持定制扩展的DisplayPort测试系统，其特征在于，AUX接收时本地通过分频器产生2M的接收时钟，且每次检测到数据跳变就将分频器归0，这样做是利用Manchester-II编码产生的跳变沿进行时钟同步，计数到数据中间时对数据进行采集，检测到Preamble+ SYNC END码后从0开始进行接收bit计数，偶数时的采样作为解码数据，检测到SYNC END码后停止本次接收，将接收到的解码数据和数据个数存放至寄存器中给ARM读取。