[发明专利]一种槽位识别方法、装置、设备及机器可读存储介质

说明书

本公开提供一种槽位识别方法、装置、设备及机器可读存储介质，该方法包括：为每个GPIO通道分配关联的PCIE端口；逐个改变GPIO通道的信号，根据槽位中关联于GPIO通道信号变化的信号变化，获取各槽位与各GPIO通道的关联关系；根据各槽位与各GPIO通道的关联关系，获取各槽位与对应的PCIE端口的关联关系。通过本公开的技术方案，逐个改变GPIO通道的信号，通过读取槽位的信号变化，获取到槽位与GPIO的物理连接关系，从而获取到槽位与GPIO关联的PCIE端口的对应关系，使得BIOS能够在软件无需升级的情况下，正确识别不同槽位排列组合的硬件设备，为PCIE槽位正确分配PCIE端口和带宽。

技术领域

本公开涉及通信技术领域，尤其是涉及一种槽位识别方法、装置、设备及机器可读存储介质。

背景技术

PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)是一种高速串行计算机扩展总线标准，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。

GPIO(General-purpose input/output通用型之输入输出)，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用，PIN脚依现实考量可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)。一个引脚可以用于输入、输出或其他特殊功能，可由寄存器用来选择这些功能。对于输入，可以通过读取某个寄存器来确定引脚电位的高低；对于输出，可以通过写入某个寄存器来让这个引脚输出高电位或者低电位；对于其他特殊功能，则有另外的寄存器来控制它们。

RISER卡一般是指插在PCI-E接口上的功能扩展卡或转接卡。

服务器用CPU都支持很多路PCIE信号，用于扩展GPU、网卡、存储控制卡等等外设。例如Intel的Xeon CPU支持5路X16的PCIE4.0型号。

服务器为了支持各种不同配置，会支持很多PCIE槽位扩展卡，也就是RISER卡。PCIE槽位一般有至少两种类型，X8和X16两种带宽。最终就会出现对于CPU的同一PCIE端口，可能存在被连接到了不同的槽位或同一槽位但是带宽可能不一样。上述2点信息，BIOS软件需要获知，才能正确地配置PCIE资源，而通常BIOS配置的方案，就是根据固定的部件组合来判断，每当新增一个组合，软件就要开发一个新版本来兼容硬件，这效率很低。

发明内容

有鉴于此，本公开提供一种槽位识别方法、装置及电子设备、机器可读存储介质，以改善上述BIOS在PCIE槽位发生变化后不能正确识别的问题。

具体地技术方案如下：

本公开提供了一种槽位识别方法，应用于服务器，所述方法包括：为每个GPIO通道分配关联的PCIE端口；逐个改变GPIO通道的信号，根据槽位中关联于GPIO通道信号变化的信号变化，获取各槽位与各GPIO通道的关联关系；根据各槽位与各GPIO通道的关联关系，获取各槽位与对应的PCIE端口的关联关系。

作为一种技术方案，所述为每个GPIO通道分配关联的PCIE端口，包括：按照单个槽位可关联的最小PCIE端口数，为每个GPIO通道分配关联的PCIE端口。

作为一种技术方案，所述逐个改变GPIO通道的信号，根据槽位中关联于GPIO通道信号变化的信号变化，获取各槽位与各GPIO通道的关联关系，包括：根据两个GPIO通道信号变化均关联于同一个槽位的信号变化，获取到同一个槽位同时关联于这两个GPIO通道；所述根据各槽位与各GPIO通道的关联关系，获取各槽位与对应的PCIE端口的关联关系，包括：获取各槽位与关联于这两个GPIO通道的PCIE端口的关联关系。

作为一种技术方案，所述服务器包括RISER设备，RISER设备包括若干槽位，槽位通过GPIO通道与BIOS模块建立通信连接。