[发明专利]自动化转换后备缓冲器集合再平衡

说明书

本申请提供了自动化转换后备缓冲器集合再平衡。提供了转换后备缓冲器(TLB)和使用该TLB的方法，该TLB具有固定的子TLB和可配置的子TLB。TLB包括固定的子TLB和可配置的子TLB。固定的子TLB在运行时期间可存储与第一页尺寸集对应的第一多个TLB条目。可配置的子TLB在运行时可配置成用于存储具有第二页尺寸集的第二多个TLB条目。第二页尺寸集包括第一页尺寸集的至少第一页尺寸，并包括不是第一页尺寸集的至少第二页尺寸。

关于联邦资助的研发的声明

本发明是在由国防部授予的协议号H98230A-13-D-0124的政府支持下进行的。政府具有本发明的某些权益。

背景技术

本公开总体上关于高效地设置转换后备缓冲器(TLB)中的再平衡，该TLB包含可配置成用于在引导后的不同时刻保存不同的页尺寸集的可配置的子TLB以及在引导后保存固定的页尺寸集的固定的子TLB。

本节旨在向读者介绍可能涉及当前技术的各方面的技术的各方面，这在下文描述和/或要求保护。相信该讨论有助于向读者提供促进对本公开的各方面更好的理解的背景信息。相应地，应当注意这些陈述应从这个角度来阅读，而不是作为任何种类的承认。

集成电路见于众多电子设备，这些电子设备来自手持式设备、计算机、游戏系统、机器人设备、汽车，等等。诸如微处理器之类的一些集成电路处理从存储器检取的数据。虽然数据被存储在表示存储器中的实际位置的物理存储器地址中，但是在集成电路上运行的软件可使用虚拟存储器地址来操作，当存储器被访问时，该虚拟存储器地址被转换为物理存储器地址。被称为转换后备缓冲器(TLB)的集成电路上的结构可通过存储虚拟存储器地址至其对应的物理存储器地址的近期使用的映射来减少访问存储器位置所花费的时间。虚拟至物理转换使用“页”来完成，其中，典型的x86页尺寸为4千位字节(kibibyte)(4KiB)、2兆位字节(mebibyte)(2MiB)、或1千兆位字节(gibibyte)(1GiB)。用于页的TLB条目涵盖与页尺寸对应的地址范围。例如，如果TLB存储用于2MiB页的转换，则存在可由同一TLB条目转换的2M虚拟地址的范围。当在集成电路上的软件请求对在近期被使用的且被存储在TLB中的页上的特定虚拟存储器地址的访问时，该TLB可迅速地将虚拟存储器地址转换为其对应的物理存储器地址。

以此方式，TLB可操作为从虚拟存储器地址向物理存储器地址的映射的高速缓存。在当前被存储在TLB中的映射被请求时，这可被称为“高速缓存命中”或“TLB命中”。然而，当TLB当前不具有被请求的映射时，这可被称为“高速缓存未命中”或“TLB未命中”。在转换发生前，所请求的映射可首先被加载到TLB中。一些软件应用会对TLB未命中损失显著的运行时间。

减少TLB未命中的一种方法涉及增加TLB的尺寸。然而，许多软件应用会由于差的参引局部性而触及存储器的许多页，从而使得建立“从不未命中”TLB是不可行的。进一步地，较大的硬件结构可具有较高的命中率但具有较慢的访问时间，从而导致性能的净损失。减小未命中率的其他方法可涉及使用具有不同页尺寸的TLB条目。遗憾的是，利用此结构提供性能优势的存储器用例可能难以实现。此外，诸如共享具有特定尺寸的单个子TLB之类的解决方案常引入重大的冲突或竞争，该冲突或竞争可能由于TLB未命中而引入附加的等待时间。

附图说明

在阅读下列具体实施方式时并在参考附图时，可更好地理解本公开的各方面，在附图中：

图1是根据实施例的寄存器架构的框图；

图2A是图示出根据实施例的有序流水线以及寄存器重命名的、乱序发布/执行流水线的框图；

图2B是图示出根据本公开的实施例的、要被包括在处理器中的有序架构核以及寄存器重命名的、乱序发布/执行架构核的框图；

图3A和图3B图示出根据实施例的更具体的示例有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块；